RS-485总线的高速串行远距离数据传输

为实现工业参数的高速远距离长线传输,应用FPGA技术,设计并实现了一种基于RS-485总线的高速串行数据传输方法。分析RS-485数据传输的影响因素,阐述系统总体结构,由时钟脉冲传输测试确定了外围接口。利用串行信号的跳变沿作为高速时钟采样检测的起点以实现位同步,采用8B/10B的链路编码方案,支持高速时钟恢复和数据帧同步,并以双绞线作为传输介质进行了数据传输实验。结果表明:系统在20Mb/s传输速率下实现了串行编码数据流沿220m双绞线电缆的高速远距离数据传输,误码率可达10-11,为现场原始数据监测提供了高效的传输方法。     

RS-485总线的高速串行远距离数据传输方法

为实现工业参数的高速远距离长线传输,应用FPGA技术,设计并实现了一种基于RS-485总线的高速串行数据传输方法。分析RS-485数据传输的影响因素,阐述系统总体结构,由时钟脉冲传输测试确定了外围接口。利用串行信号的跳变沿作为高速时钟采样检测的起点以实现位同步,采用8B/10B的链路编码方案,支持高速时钟恢复和数据帧同步,并以双绞线作为传输介质进行了数据传输实验。结果表明:系统在20Mb/s传输速率下实现了串行编码数据流沿220m双绞线电缆的高速远距离数据传输,误码率可达10-11,为现场原始数据监测提供了高效的传输方法。     

Q支路同步数据传输误码原因分析

在测控通信系统中,以HDLC协议为主的链路传输协议被数据传输广泛使用,与之紧密结合的物理层接口则使用RS-422/449标准.文章重点对数据接口时钟关系进行了介绍,就船载USB出现的Q支路同步数据传输误码原因进行了分析,并提出了解决办法.     

一种I2C总线接口的串行时钟芯片

论述了一种采用I2C总线接口的串行实时时钟芯片的设计方法.该芯片是一个低功耗、完全BCD码的时钟/日历芯片,地址和数据通过I2C双向数据总线串行传输.时钟/日历提供秒、分、时、日、星期、月和年的时间信息;集成的249 byte的静态随机存储器(SRAM)可用于存储临时信息;内置了电源电压监控电路,可使芯片在掉电时自动转入电池供电模式,并对SRAM进行掉电保护;与微处理器连接时,只占用CPU的2条I/O口线(SDA口线和SCL口线),数据传输速率最高可达400 kHz.     

基于FPGA的高速数据传输方案设计与实现

为解决目前信号处理系统中数据传输的瓶颈问题,设计并实现了一种基于可编程门阵列(field programma-ble gate array,FPGA)的高速实时数据传输方案.该方案借助Xilinx FPGA的ChipSync技术,稳定地完成了数据的串化/解串,以及通信链路相对延迟的精确测量和调整.同时,利用提出的数据传输同步方法一系统同步和串行低压差分信号(low-voltage differential signaling,LVDS)总线技术实现板卡间大量数据的高速传送,有效地保证了多通道传输的同步性和可靠性,并大大降低了系统互联的复杂度和系统成本.     

一定同步准确度下具有漂移补偿的RCR时钟同步模型研究

基于分析基于报文传输延迟测算的时钟同步方法,提出一定同步准确度下具有漂移补偿的RCR模型,它具有提高每一次同步准确度、简化远端时钟读取成功判断的特点,在整体上实现降低整个系统同步计算量的优势.通过给出集成时间戳报文数字锁相环漂移补偿,实现一定同步准确度下具有漂移补偿的RCR时钟模型同步架构及仿真.结果表明,该模型可将目前常见的基于报文传输延迟测算的时钟同步方法NTP、IEEE1588等的准确度提高一个数量级.     

地震勘探仪器的RS-485高速数据/能量传输

为实现地震勘探仪器采集的大容量数据的高速远距离长线传输,比较数据传输方式,提出了RS-485总线的高速串行数据传输方法,应用FPGA技术,研制了数据传输系统。分析RS-485数据传输的影响因素,设计了系统总体结构及传输协议。基于以太网供电原理,采用RS-485总线供电方式,实现48V直流能量与数据沿同一线对的叠加传输。利用串行信号的跳变沿作为高速时钟采样的起始标志,结合8B/10B的链路编码方案,实现位同步时钟恢复与数据帧提取,且检测时钟频率10倍于发送时钟频率。数传实验结果表明,系统可实现串行编码数据流以20Mb/s沿220m双绞线电缆的远距离数据传输,误码率可达10-11。     

用于地震勘探仪器的RS-485高速数据/能量传输方法

为实现地震勘探仪器采集的大容量数据的高速远距离长线传输,比较数据传输方式,提出了RS-485总线的高速串行数据传输方法,应用FPGA技术,研制了数据传输系统。分析RS-485数据传输的影响因素,设计了系统总体结构及传输协议。基于以太网供电原理,采用RS-485总线供电方式,实现48V直流能量与数据沿同一线对的叠加传输。利用串行信号的跳变沿作为高速时钟采样的起始标志,结合8B/10B的链路编码方案,实现位同步时钟恢复与数据帧提取,且检测时钟频率10倍于发送时钟频率。数传实验结果表明,系统可实现串行编码数据流以20Mb/s沿220m双绞线电缆的远距离数据传输,误码率可达10-11。     

具有漂移补偿的RCR时钟同步模型

针对基于以太网的工业测控系统时钟同步,探讨了低同步代价下实现较高同步准确度的问题.提出一定同步准确度下具有漂移补偿的远端时钟读取(RCR)时钟同步模型,它具有提高每一次同步准确度、简化远端时钟读取成功判断的特点,可降低整个系统同步的计算量.通过给出集成时间戳报文的数字锁相环漂移补偿,实现了一定同步准确度下具有漂移补偿的RCR时钟模型的同步架构及仿真.结果表明,该模型可将目前常见的基于报文传输延迟测算的时钟同步方法NTP的准确度至少提高一个数量级.     

基于FPGA的高速数据传输方案设计与实现

为解决目前信号处理系统中数据传输的瓶颈问题,设计并实现了一种基于可编程门阵列(field programmable gate array,FPGA)的高速实时数据传输方案。该方案借助Xilinx FPGA的ChipSync技术,稳定地完成了数据的串化/解串,以及通信链路相对延迟的精确测量和调整。同时,利用提出的数据传输同步方法-系统同步和串行低压差分信号(low-voltage differential signaling,LVDS)总线技术实现板卡间大量数据的高速传送,有效地保证了多通道传输的同步性和可靠性,并大大降低了系统互联的复杂度和系统成本。