基于单片机和CPLD的数字频率计设计

介绍了以89552单片机和复杂可编程逻辑器件（CPLD）为核心的数字频率计的设计．利用CPLD来实现频率、周期、脉宽和占空比的测量计数;采用单片机完成测试控制、数据处理和显示输出．同时,运用等精度的设计方法,克服了基于传统测频原理的频率计的测量精度随被测信号频率的下降而降低的缺点．实验结果表明,所设计的数字频率计性能稳定、测量精度高．     

I2C总线协议在CPLD上的模拟实现

介绍了一种在CPLD器件上模拟实现I^2C总线时序的方法,提出了有关设计思路和注意要点,并给出了部分程序和仿真结果。     

基于CPLD的异步串行接口芯片设计

针对传统的异步串行接口设计方法,本文提出了通过VHDL语言在CPLD（复杂的可编程逻辑器件）上实现异步串行接口的设计方法．并通过MAXplus软件对软件程序仿真验证和硬件实测,结果表明,此电路工作正确可靠,灵活性强,能满足设计要求。     

基于CPLD实现可扩展(I)FFT处理器的设计

提出了基于CPLD(复杂可编程逻辑器件)实现傅立叶变换点数可灵活扩展的高速FFT处理器的结构设计以及各功能模块的算法实现,包括高组合数FFT算法的流水线实现结构、读/写RAM地址规律、补码实现短点数FFT阵列处理结构以及补码实现CORDIC(坐标旋转数字计算机)算法的流水线结构等,输入数据速率为20 MHz时,1024点FFT运算时间约为50 us.     

基于CPLD的相位差测量方法研究及实现

针对传统相位测量方法测量精度不高、抗干扰能力差等缺点，采用复杂可编程逻辑器件CPLD和单片机的综合技术，应用CPLD进行相位和频率检测，单片机进行数据处理和显示，有效提高了检测精度和抗干扰能力。系统中的各种测量数据可通过液晶显示屏显示，并且具有日历，时间和掉电保护装置，具有良好的人机界面。     

用CPLD构建红外遥控电路及其仿真

为了实现基于CPLD的红外遥控发射电路,文章在分析CX6122芯片红外遥控编码原理基础上,提出了用VHDL语言有限状态机构建该电路,用计数器、译码器和寄存器在状态机的St0-St4的协调控制下完成按键扫描,St5按键值的锁存,数据调制控制器在St6-St8协调下完成遥控信号引导码、数据码编码及调制．该电路经过仿真及硬件...     

一种存储器内置LCD驱动电路的CPLD实现

该文论述一种基于CPLD的多功能存储器内置的液晶显示驱动电路设计．电路采用独特的页式位图显示RAM有效管理显示内存；指令译码器集成丰富的指令集；同步延迟器和总线保持器使系统工作稳定可靠；多种行、列地址操作方式使控制更简单；主从模式增强了系统的可扩展性．该文最后给出设计电路功能仿真的结果，并在Max plusⅡ10．0上得到时序仿真验证．     

设计CPLD/FPGA状态机的稳定性探究

在CPLD/FPGA设计中频繁使用的状态机,常出现一些稳定性问题,本文提出了一些解决方法,实验表明该方法有效地提高了综合效率.     

一种基于CPLD的宽可调PWM信号发生器

介绍了自行研制的利用基于复杂可编程逻辑器件（CPLD）,实现的一种频率宽可调、高频调制的PWM信号发生器。该PWM信号的频率在1－2kHz可调,并调制在3－100kHz任意可调的高频脉冲上;其死区时间可调,且实现了2路信号输出互锁。     

基于MPU/PLL和CPLD技术的数字正弦信号发生器的设计与分析

直接数字波形合成式正弦波发生器,对于提高多功能校验仪的稳定性和准确度具有基础性意义．研究了基于微处理器（micm processorunit,MPU）、锁相环（phase lockedloop,PLL）和复杂可编程逻辑器件（complicated programmablelogicdevice,CPLD）技术的高精度,可调频、调相、调幅的双路数字合成正弦波发生器的设计方案．给出了调频、调相、调幅的实现方法和对设计要点的相关分析．     

一种基于CPLD的压电生物传感器检测电路的设计

研究并设计了一种基于复杂可编程逻辑器件(CPLD)的压电生物传感器检测电路.该检测电路以高性能CPLD(MAX7128)为核心,实现了对压电生物传感器10 MHz高频信号的测量与采集,以及所采集的频率数据动态、实时显示以及频率数据串行通信等功能.该电路体积小、集成度高,具有可靠性高、实时性高的特点.此外该系统还可以通过RS232串行接口与计算机连接进行数据传输和数据存储及分析.详细阐明了系统整体结构设计以及系统硬件部分的实现,并给出了CPLD内核仿真结果和数据采集软件实测频率曲线.     

基于复杂可编程逻辑器件的数字频率计的设计与实现

采用自上向下的设计方法，设计了基于复杂可编程逻辑器件的数字频率计．以AT89C51单片机作为系统的主控部件，完成电路的测试信号控制、数据运算处理、键盘扫描和控制数码管显示．用VHDL语言编程，由CPLD（Complex Programmable Logic Device）EPM7128SLC84—15完成各种时序控制及计数功能．该系统具有结构紧凑、可靠性高、测频范围宽和精度高等特点．     

KEELOQ滚动码接收器的CPLD设计与实现

KEELOQ技术是一种多变化、抗截获、安全可靠的滚动码加密解密技术,广泛应用于各种防盗报警系统.CPLD实现KEELOQ技术与专用芯片实现相比灵活性高、易升级,与单片机实现相比可靠性高.文章提出了一种用CPLD实现的快速接收滚动码方案,给出了VHDL的核心程序以及仿真结果.     

基于CPLD的CAN控制器与DSP通信接口设计

介绍定点DSP处理器TMS320F240和CAN控制器SJA1000的特点,分析各自的接口信号及时序.详细给出基于CPLD 的CAN控制器和DSP处理器之间的接口电路的硬件设计方案.提到的设计方法根据CAN控制器的地址和数据线时分复用的时序特点,解决其与DSP的地址线和数据线分离之间所存在的问题.此外,还详细讲述在DSP控制器中使用汇编语言完成SJA1000的初始化、接收和发送CAN总线数据的软件实现.     

基于CPLD的线阵CCD动态驱动电路设计与应用

提出了一种基于CPLD的新型线阵CCD动态驱动电路的设计方法，系统微处理器根据光强变化，调节输出的空驱动数目，从而动态控制光积分时间。采用该驱动电路，系统可在高速工作主频下，获得较高的系统采样精度，并且解决了CCD输出信号受环境影响而产生的饱和失真和背景与物体无法分开的问题。目前，此驱动电路已应用于钢厂带钢纵切机组自动对中系统中，效果良好。     

基于CPLD的CMOS图像传感器的驱动电路设计

在分析CYPRESS公司的IBIS5-A-1300-CMOS驱动时序的基础上,设计了多斜率积分的驱动时序发生器。选用复杂可编程器件（CPLD）作为硬件设计载体,使用VHDL语言对驱动时序发生器进行了硬件描述。采用QuartusⅡ5．0软件对所做的设计进行了功能仿真,针对ALTERA公司的CPLD器件MAXⅡEPM570T144C3进行适配。系统测试结果表明,所设计的驱动时序发生器满足CMOS相机驱动要求,而且在同步快门下还能调节积分时间。     

基于STC89C52的自动水温控制系统设计与实现

文中以单片机STC89C52为控制核心,单线数字温度传感器DS18B20构成前置信号采集电路,固体继电器SSR构成后向控制电路,根据分段控制的思想简化复杂的增量型数字PID算法,对加热系统的水温进行控制。目标温度可在30℃~80℃范围内任意设定,静态误差小于1℃。经过实验测试,系统运行稳定,控制效果良好。     

基于CPLD的光电脉冲码盘信号四倍频电路设计

本文详细分析了光电脉冲码盘四倍频原理以及利用可编程逻辑器件实现光电脉冲码盘信号四倍频的具体方法     

基于CPLD的CCD驱动电路的设计

采用一款帧转移型CCD,详细地介绍了该款CCD的驱动电路设计。选用复杂可编程逻辑器件（CPLD）作为硬件设计平台,针对Altera公司的EPM7160SLC84-10进行适配,实现了CCD驱动时序的设计。线性稳压器LM117实现了CCD偏置电压的设计。专用CCD时钟驱动芯片实现了CCD驱动电路的设计。设计的CCD驱动电路满足帧转移面阵CCD的各项驱动要求。