基于部分重配置的FPGA内嵌BRAM测试方法

对于FPGA的内嵌BRAM资源的测试,传统的方法存在着故障覆盖率不够高,测试配置数目较多,以及测试时间较长的缺点.针对上述问题,本文提出了一种新的利用FPGA内嵌ICAP核进行片内自动部分重配置功能来实现对FPGA内嵌BRAM核的内建自测试方法,且无需额外的外接存储单元.在已有方法的基础上提高了对写破坏故障、读破坏故障、干扰耦合故障、写破坏耦合故障、读破坏耦合故障以及BRAM初始化功能故障的覆盖,改进算法使程序执行周期数降低一半左右,同时将多个算法集成在同一个测试配置里来实现降低测试的完整配置数,从而降低测试时间.测试结果表明,该方法在故障覆盖率上可以达到100%,而且测试配置数可以降低至两个完整配置,其中每个完整配置里包含13个算法的片内自动部分重配置,实测得到总测试时间仅为131.216ms.     

FPGA中的可编程逻辑模块CLB的设计

基于对商用FPGA的研究,分析设计了一种FPGA中的可编程逻辑模块CLB,并对自主研发设计的CLB的逻辑功能正确性进行了仿真验证.仿真的结果表明,所设计的CLB结构能够实现多达九输入的某些布尔函数和分布式随机存储器的功能,所实现的功能更为通用,所采用的查找表组合结构克服了传统查找表随输入端增加而芯片面积呈几何级数增大的缺点.     

基于FPGA的信号发生器的设计

本文结合工程实际,介绍一种基于FPGA的信号发生器的软硬升实现方案。利用FPGA接口灵活、编程简单的特点,采用Altera的飓风系列cyclone可编程门阵列芯片和AD公司的AD7847（D／A转换器）,实现了信号发生器的设计,并针对工程设计容易出现的问题,给出了解决的思路。     

基于FPGA的数据报文分类的研究

随着Intemet规模的不断扩大和应用技术的不断进步,越来越多的业务需要对数据包进行实时快速的分类。可编程片上系统（SOPC）的设计是一个崭新的且富有生机的嵌入式系统设计。文中通过阐述可编程逻辑器件特点及其发展趋势的基础上,探讨了基于嵌入式处理器内核和Xilinx FPGA的SOPC软硬件设计技术,介绍了基于Internet的可重配置逻辑（IRL）技术并提出了设计实现方法。     

基于FPGA的接口芯片逻辑设计及仿真

分析了8255A芯片的结构和工作方式,用Verilog实现8255A芯片0方式下A、B口的读写,C口的置位,以及编程控制机制.经过ISE仿真与FPGA芯片的JTAG调试,结果证明:其功能能够满足接口实验的需求,为用FPGA扩展现有接口实验平台做出了探索.     

FPGA技术的应用与发展趋势

现场可编程门阵列FPGA是80年代末发展起来的新型大规模集成逻辑器件,它采用高级计算机辅助设计技术进行器件的开发与设计,其优越性大大超过普通TTL集成门,具有速度快、功耗低、功能强,可反复使用等特点。本文重点介绍FPGA的基本组成原理和特点,通过对FPGA的设计流程进行探讨,说明了FPGA的常见技术应用方式,最后说明了FPGA技术的发展趋势。     

基于FPGA的MQ算术解码器的设计与实现

分析了JPEG2000中的MQ算术解码算法,在进行算法优化的基础上,提出了一种基于4级流水线的高性能MQ解码器结构,在Quartus Ⅰ开发环境下对设计进行RTL级描述,用Modelsim进行了相应的功能仿真;针对Altera系列FPGA Cyclone Ⅱ EP2C35F484C8进行综合,并完成时序仿真.实验结果表明:该设计的最高工作频率可达37.64 MHz,占资源为557个LE,在利用有限资源的情况下可大幅度提高其速度.     

定点DSP芯片的一种BIST结构设计与实现

在内建自测试的基本原理上实现了一种有效地适用于16位定点DSP的BIST设计方案,包括内部逻辑的BIST设计和Memory的BIST设计;通过与IEEE 1149.1兼容的边界扫描技术来对BIST实现控制,并提供电路板级的测试.测试结果证明,该设计的故障覆盖率达到了98%以上,确保了DSP芯片的品质.     

FPGA被动并行配置控制器的研究与实现

为了快速方便地配置FPGA,文章提出了使用Flash存储FPGA的配置数据,再由CPLD控制Flash将存储的数据采用并行方式下载到FPGA的方法.由于Flash掉电后数据不会丢失,这样就解决了FPGA掉电易失的问题.该文给出了具体的硬件电路和软件模块的编程思路,通过仿真测试表明本设计的可行性.     

可编程逻辑器件CPLD/FPGA的发展

本文结合当今数字化电子系统设计情况,讨论了复杂可编程逻辑器件/现场可编程门阵列(CPLD/FPGA)器件的特点及发展,指出了CPLD/FPGA的应用和技术推广将是我国未来电子设计技术发展的主流。     

基于FPGA查阅表的面向结构的逻辑优化

介绍了基于现场可编程门阵列（ＦＰＧＡ）查阅表的逻辑优化准则．基于这一准则，讨论了几种重要的逻辑优化运算，例如抽取、分解、约数检查和简化，以按照目标工艺技术估算电路的价格．基于ＦＰＧＡ，利用我们的方法对查阅表进行逻辑优化，可以得到工艺映射中的良好出发点．以２５个基准试验例子为基础，我们的优化电路所需要的构造逻辑方块（ＣＬＢ）比利用ＭＩＳ－ＩＩ的优化电路的情形下少百分之十四，如果两者都利用ＭＩＳ－ｐｇａ顺序映射的话．此外，电路的级数也稍有改进．     

FPGA逻辑资源测试图形自动生成方法

提出一种通用FPGA逻辑资源测试图形自动生成方法.建立了可编程逻辑单元CLB的测试模型,提出了FPGA的测试配置集的自动生成算法,在测试配置集的基础上得到了具有通用性的,高故障覆盖率且测试时间短的测试图形.     

SAA7111A芯片在视频图像处理FPGA设计中的应用

信息化产业的迅速发展促使视频图像处理技术广泛应用于各种领域,Philips公司生产的增强型视频输入处理芯片SAA7111A在图像处理前端实现了AD转换和解码的功能,该文介绍了该芯片的功能,并给出利用该芯片实现视频图像处理功能的FPGA板的软硬件设计方法。     

基于FPGA的二维双向CFAR处理器的设计与实现

在雷达自适应检测中,一维恒虚警率（CFAR）处理器只能在单一维度进行目标检测.因此基于一维CFAR算法提出一种在现场可编程门阵列（FPGA）上实现的二维双向CFAR处理器结构.该结构同时考虑了距离维和多普勒维的检测信息,提高了检测精确度.该处理器支持CA、GO、SO、OSCA、OSGO、OSSO等6种CFAR检测算法可选,支持参考单元数量、保护单元数量、排序值、门限因子可配置,可在多种杂波环境下应用.实验结果表明,当信噪比为12 dB时,6种检测算法检测概率均在80%以上;该处理器的最大综合时钟频率为137 MHz,使用的逻辑单元远小于FPGA资源,可以满足工程实际应用要求.      

直扩系统中匹配滤波器的FPGA实现及优化设计

数字匹配滤波器也称作数字相关器,文章介绍了数字匹配滤波器在FPGA上的实现方式,对于卫星通信等领域中要求的匹配长度较长而导致的器件消耗增大,讨论了资源优化的途径,并对比2种优化方式,给出了经改进后的逻辑复用的FIR结构;综合结果表明,该结构能有效地节省器件的消耗。     

一种象素级图形裁剪的FPGA实现方法

图形裁剪是计算机图形学的基本内容,现有的图形裁剪算法大多都针对基本的图形元素———直线进行裁剪,在此基础上,出现了大量研究多边形裁剪的算法.象素级图形裁剪以基本的图形元素———象素为单位,介绍了象素级图形裁剪算法的基本思想和实现过程,在研制的图形显示系统平台上,提出了一种采用FPGA硬件实现象素图形裁剪的新方法,它适合于任意窗口,具有通用性;同时,这种硬件实现的图形裁剪与纯软件实现的算法相比,在裁剪速度上具有明显的优势.     

PLC对液压基本回路综合实验台的控制设计

本文介绍可编程序控制器在液压基本回路综合实验台控制系统中应用在ＰＬＣ的控制下液压基本回路综合实验台可以完成基本实验及提高性综合实验介绍了硬件及软件设计     

基于混合CORDIC的神经网络激活函数的实现

讨论了基于混合坐标旋转数字计算机算法设计并实现对数-S形激活函数的方法,采用超高速集成电路硬件描述语言和流水线技术构造的对数-S形函数的寄存器传输级模块在现场可编程门阵列上给予硬件实现,优化后的对数-S形函数模块结合了查找表和坐标旋转数字计算机迭代算法的特点,具有高效率、高速度、高精度等优点.实验数据表明,本设计模块计算结果的平均误差为0.05 %,最大误差为0.19 %,最大工作频率为109 MHz,满足神经网络超大规模集成电路的要求.     

基于FPGA+DSP的CCD实时图像采集处理系统

应用DSP处理器,设计了一个基于FPGA的实时图像处理系统,通过对此系统的分析表明,用FPGA与高速数字信号处理算法的结合,可以实现系统对图像进行实时处理的要求.     

5/3提升小波变换及逆变换的FPGA设计方法

研究了提升小波的硬件实现方法,根据FPGA器件具有快速逻辑处理能力的特点,采用流水线的加法及桶状移位操作指令,设计了一种适合FPGA实现的快速小波变换硬件结构.采用基于Matlab的设计工具DSP Builder,在Altera FLEX10K20器件上实现5/3小波变换及逆变换的功能,并在Quartus软件下进行综合、仿真及下载.实验结果证明采用FPGA实现提升小波变换具有处理速度快、代码可移植性强的特点.