基于STN-LCD控制驱动器的低功耗技术

基于一款超扭曲阵列液晶显示（STN—LCD）控制驱动器的专用集成电路（ASIC）的设计与实现,从功耗管理、时钟规划和总线仲裁三个方面阐述了低功耗系统规划方法;并分析了门控时钟、重定时和逻辑优化等低功耗技术在指令译码器、显示数据存储体等模块中的电路实现．上述方法对高性能的液晶显示控制驱动电路的低功耗设计具有重要的借鉴作用和参考价值．仿真结果表明经过功耗优化设计后的液晶显示控制驱动器的各个数字电路模块的功耗都大为降低．     

基于时钟控制技术的低功耗三值D触发器设计

提出一种低功耗的基于时钟控制技术的三值D触发器(CG-TDFF)。CG-TDFF通过在电路中嵌入时钟控制技术,在输入信号不发生改变时抑制时钟链以减少触发器内部节点的冗余跳变,从而有效地降低电路功耗。基于SMIC65 nm工艺的仿真结果表明,CG-TDFF具有正确的逻辑功能,低功耗特征明显,在开关活动性为10%时,功耗比参考电路下降最高达29.84%。     

射频能量收集的小型化双频整流天线设计

针对传统的双频整流天线转换效率不高的问题,提出了一种用于射频（RF,radio frequency）能量收集的双频整流天线。其工作频段为1.75 GHz和2.45 GHz,主要由接收天线、阻抗匹配电路、二倍压整流电路和负载电路组成。基于小型化双频天线,引入一种新型双频阻抗匹配网络,以提高整流电路在较低输入功率下的射频-直流（RF-DC）转换效率。此外,采用新型阻抗匹配网络使得整流电路复杂度得以降低,减小了能量损耗。与传统的双频整流天线相比,-10 dBm输入功率条件下,在普通室内环境中新型双频整流天线具有更高的RF-DC转换效率。实验结果显示,在1.75 GHz GSM频段和2.45 GHz WLAN频段上最大RF-DC转换效率分别可以达到65.34%和54.3%。测试结果证明,其可以在物联网低功耗设备中得以应用。     

12位低功耗RSD A/D转换器的改进设计与实现

基于冗余符号数(RSD)算法,设计了可允许单端输入的12位、低功耗RSD A/D转换器.改进的电路基于90 nm CMOS工艺实现,取得了与差分输入同样的性能,具有低功耗(20 mW)、高分辨率(12 bit)、高速(1Mb/s)和面积小(0.42 mm2)等优点.测试结果表明,微分非线性(DNL)为±1 LSB,积分...     

一种低功耗恒跨导CMOS运算放大器的设计

文章分析了传统的轨到轨运算放大器输入级电路,设计了一种低功耗、恒跨导CMOS运算放大器。整个电路基于0.5μm标准N阱CMOS工艺进行设计,采用HSPICE工具仿真,在3 V单电源工作电压情况下,功耗约为0.15 mW,当电路驱动3 pF电容的负载时,电路的直流增益达到78 dB,单位增益带宽达到3 MHz,相位裕度为81°,达到了设计的低功耗、恒跨导的要求。     

一种高效PWM变换电路的研究

ＰＷＭ（Ｐｕｌｓｅ－Ｗｉｄｔｈ－Ｍｏｄｕｌａｔｉｏｎ）变换电路中,可控开关在每次通断过程中要承受高的开关压力与高的开关损耗,而且该功耗会随着ＰＷＭ开关频率的增加而线性地增加．减小开关损耗最有效、最直接的方法是采用软开关技术．文中提出了一种最新的电路拓扑结构,采用综合零电压技术与零电流技术的软开关技术,应用于升压式ＰＷＭ变换电路,使ＰＷＭ变换电路的开关,既能在零电压下实现开通,又能在零电流下实现关断,从而大大减小开关损耗,可显著地提高电能转换效率．同时提出了一种实用的控制电路,不仅电路结构简单,而且容易保证三路开关信号的时序关系（输入一路波形,同时输出三路波形,控制三个开关管）．输出波形完全能反映输入波形的变化．该设计思想对ＰＷＭ变换电路的进一步研究有着积极的意义．     

基于半双工无线通信的环境监测系统设计

文章提出了一种基于半双工通信的无线环境监测系统的设计方案,实现了对周边温度和光照信息的准确探测。系统主要由监测终端电路、无线收发电路以及传感探测电路构成。控制芯片采用8位高性能、低功耗AVR单片机（ATmega48）进行人机操作界面控制以及对信息数据的采集。无线收发电路采用ASK方式对数字信号进行全数字式调制解调,实现了收发两端的半双工无线通信。本系统结构设计合理,运行稳定．具有传输效率高、功耗低、探测距离远等特点。     

时钟低摆幅三值双边沿低功耗触发器的设计

通过对各类多值触发器的研究,提出了一种反馈保持型时钟低摆幅三值双边沿低功耗新型触发器(Feedback Keeper Low-swing Clock Ternary Low-Power Double-Edge-Triggered Flip-Flop,FK-LSCTLPDFF)设计方案。该方案利用反馈保持避免电路因输入信号瞬间毛刺引起的错误翻转,利用时钟信号双边沿跳变敏感抑制冗余跳变,利用时钟低摆幅降低三值触发器功耗。该电路与三值单边沿触发器相比,在保持相同数据吞吐量的条件下,可使时钟信号的频率减半,从而降低整个电路的系统功耗。通过PSPCIE模拟,验证了所设计电路具有正确逻辑功能,低功耗特性明显。     

用于流水线ADC的无采样保持运放前端电路

为了降低流水线模数转换器功耗与提升输入信号范围，设计了一种无采样保持运放前端电路. 移除采样保持运放降低了功耗，并改进开关时序进一步降低电路功耗；同时改进传统开关电容比较器输入，使得模数转换器可达到0 ~ 3.3 V满电源电压的量化范围. 将设计的无采样保持运放前端电路应用在一款低功耗12位50 MS/s流水线模数转换器进行验证，采用0.18 μm 1P6M工艺进行流片，芯片面积为1.95 mm2. 测试结果表明：3.3 V电压下，采样率为50 MS/s、输入信号频率为5.03 MHz时，信噪失真比（SNDR）为64.67 dB，无杂散动态范围（SFDR）为72.9 dB，功耗为65 mW.     

应用于高频低功耗系统的1.2V10GHz注入锁定分频器

设计了一个高频低功耗的注入锁定二分频器.该分频器通过将输入信号注入到LC振荡器的二次谐波点来实现注入锁定并对输入信号二分频.电路采用TSMC 0.18μm RF-CMOS工艺设计,分频器可以将幅度为300 mV的输入信号在8.6~11.2 GHz频率范围内进行二分频.在1.2 V的电源电压下,分频器核心电路的功耗为1.3 mW.该分频器可以被用于光电收发机以及其他高频低功耗系统.     

一种高性能低压电荷泵电路

提出了一种高性能低压电荷泵电路．该电路基于Dickson电荷泵,用二极管连接的npn三极管（bc结连接）替代NMOS管．三极管be结的结电压稳定,且漏电流（Ibc）小,故电荷泵电荷转移效率高．在3．3V的工作电压下,实现了11．5V的高输出电压,而且时钟频率低（1MHz）,通过分析和仿真,采用二极管连接的三极管电荷泵性能优秀,具有很强的实用性。     

无线传感器网络定位技术应用

片上系统CC2431实现了IEEE802．15．4（Zigbee）无线网络协议,其内部集成的定位引擎可估算节点的位置。文章详细介绍了定位引擎的工作原理和节点硬件构成,讨论了节点硬件电路。该设计能够满足节点定位低功耗、高精度的需求。     

应用于OFDM之3．1～8．0GHz超宽带接收机前端芯片设计

使用TSMC0．18μmCMOS工艺实现3．1～8．0GHz超宽带接收机前端电路芯片设计,并利用ADS软件进行仿真、电路参数调整。电路架构包括：单端输入差动输出之超宽带低噪声放大器、Balun（Balance-unbalance）以及差动输入／输出的超宽带降频混频器,主要特点是在低噪声放大器输出端和混频器之间加入Balun,提升电路性能并减少芯片面积。芯片测试结果：在供给电压1.8V下,频宽为3．1～8.0GHz,S11〈-15。3dB,转换增益为24．6dB,功率消耗为37.98mW;包台接脚,芯片面积0．985（0.897×1.098）mm2。     

基于FDCFOA的全差分混合模式二阶滤波器

提出了一种基于全差分电流反馈运算放大器（FDCFOA）的混合模式二阶滤波器电路.与CFOA实现该滤波器电路相比,可以大大降低总谐波失真（在100 mV输入电压,1 MHz的总谐波失真为3.60%）.该电路在不改变电路结构的前提下就能同时实现全差分输入、输出电压模式和电流模式滤波器低通、高通和带通的功能.滤波器电路还具有灵敏度低,固有频率ω和品质因数Q可以独立调节.采用90 nm CMOS工艺完成了PSPICE仿真,理论分析和仿真结果证明了电路的有效性.      

基于TPS767D3O1的TMS320F28335-DSP电源低功耗设计

为了适应DSP应用系统中低功耗的要求,利用先进的DSP芯片性能提出了一种基于TMS320F28335-DSP的电源设计方案,分析其电路的工作原理,实现了其内核电源电压1．9V和I／O电压3．3V的供电要求,在电源低功耗方面达到了更高要求,取得了稳定的效果．     

一种低功耗低成本测试图形的生成方法

针对半导体器件特征尺寸小、集成电路集成度和复杂度高导致的芯片测试功耗高、面积开销和测试数据量大等问题,提出了一种带广播结构的低功耗低成本内建自测试的测试图形生成方法,给出了硬件实现方式和测试方案。首先,该方法通过一个异或网络将线性反馈移位寄存器(LFSR)结构和Johnson计数器相结合,产生具有多维单输入跳变(MSIC)特性的测试向量;然后,通过复用测试生成结构,广播电路将测试向量扩展为能够填充更多扫描链的基于广播的多维单输入跳变(BMSIC)测试图形,从而减小了测试图形生成电路的面积开销;最后,以ISCAS’89系列中较大的5款电路为对象实验,结果表明,与MSIC测试生成电路相比,BMSIC测试图形生成方法可在确保低功耗高故障覆盖率基础上,减小50%左右的电路面积开销。     

基于 WSAR-ADC的降压型 DC-DC 控制器设计

设计了一种基于加窗逐次逼近寄存器（ WSAR）模拟数字转换器（ ADC）的降压型DC-DC控制器,这种WSAR-ADC适用于数字电源系统,通过对输入电压进行加窗处理,能有效地降低芯片的复杂度;并利用蚁群算法,对该DC-DC控制器的比例积分微分（PID）参数进行了整定,使得整个系统能够稳定工作。电路使用BCD（Bipolar/CMOS/DMOS）0．5μm工艺,输入电压3．3 V,输出电压1 V,设计最大负载电流2 A,纹波小于9 mV,开关频率500 kHz。经过验证,该降压型DC-DC控制器能满足数字电源的采样需求。     

一种高线性可调CMOS OTA的设计

基于理想MOS（金属氧化物半导体）模型的基础上设计一种高线性全差分对CMOS（互补金属氧化物半导体）OTA（跨导运算放大器）。这个电路主要由一个交叉耦合单元和一个源极耦合差分对构成,同时用到了电流镜技术。结果,它具有良好的线性输入和线性可调范围。此电路结构简单,便于集成。     

千兆以太网同步检测集成电路设计

采用两组分接电路结构，并将同步码字检测电路置于间，设计了千兆以太网同步检测集成电路。实现1．25Gb/s速率的千兆以太网数据由1路到10路的串并转换以及同步码这的检测。分析了RC网络效应对超高速集成电路中互连线的影响，基于TSMC0．35μmCOMS工艺建立电路模型，使用Smartspice工具在不同温度（0－70℃）、电源电压（3．15－3．45V）及输入信号等条件下进行仿真.结合版图参数提取后仿真的比较，证明了该设计在减小规模，简化结构和加快仿真流程方面的有效性，电路版图采用全定制方式实现。     

高频PWM DC/DC 转换器设计

设计了一种基于2．5μm 40V双极工艺的高频低功耗的PWM升压型DC／DC转换芯片．采用了恒定频率、电流模式的控制结构以提供优秀的电源和负载稳压．同时内部的电流监视电路可以保护功率开关以及连接到芯片上的外部元件．通过对开关脉冲宽度的调节,加快了升压速度,减小了稳压状态的输出纹波,提高了转换效率．仿真结果表明,在2．7～12．0V的输入电压范围内,芯片的开关频率为1．2MHz,开关电流限制值为1．2A,转换效率可达85％以上．使用很小体积的外围元件就可获得满意的输出纹波,在很小的电路板面积上产生大电流输出,降低了电路尺寸和成本．