基于FPGA的多路音频采集与接口系统设计与实现

在音频数据采集系统中,一般采用专用设计芯片实现,功能单一,且采集能力受限,接口模式固定。本文提出了一种多路音频数据采集和接口功能设计方案,借助FPGA设计技术对并行输入的4路16 k采样、8 bit精度的音频数据进行实时采样、缓冲,并且通过目前应用很广泛的McBSP数据接口输出,最终通过ModelSim软件进行系统仿真,调试并验证了该方案。所设计的系统是基于FPGA架构的模块化设计,具有很好的实时性和稳定性,层次清晰,便于修改和扩展,具有较好的工程应用和参考价值。     

多信道多接口智能路由协议研究

多信道多接口可以降低信道共用的干扰并且提高多跳无线Ad Hoc网络的吞吐量。提出一种信道分配与路由选择相结合的多信道多接口智能路由协议DMMR,DMMR综合考虑了链路生存时间、跳数以及节点距离。用LP标准,使路由选择标准在链路生存时间和最短路径之间取得均衡,这样选择的信道在移动环境中更加具有可靠性;用基于距离的信道选择算法选择信道,该信道选择算法首先估算节点间距离,根据估算到的距离选择合适的信道进行数据传输,从而提高信道的空间复用。和已经存在的路由协议相比,仿真结果表明在移动多跳Ad Hoc网络中该协议能够降低平均端到端延迟并且提高网络的吞吐量和包到达率。     

多接口无线网络信道分配与路由技术研究

由于集成电路以及通信网络等信息技术的迅猛快速发展,基于基站的传统单跳网络在覆盖范围和部署实施方面呈现出很大的局限性;随着无线收发机在小型化、低成本方面的发展,在相同的无线节点上集成多个无线的收发机显然很普遍,所以多个接口多个信道多跳无线网络变成了以后无线通信网络的发展领域之一。多接口多信道多跳无线网络的资源分配问题较传统的单跳无线网络更加复杂,需要考虑到资源有时域、空域、频域等许多方面,原本属于不同网络间的节点也有可能暂时接入到网络中,网络流量的突发性问题显得更加明显,网络节点之间的关系更加复杂。在不同的应用场景下,无线网络资源分配的目的以及问题也有很大差异。在该文中,笔者考虑多跳无线接入网络、多接口无线自组织网络和区域无线共享网络三个具体场景下的多接口多信道多跳无线网络的资源分配问题,并分别进行研究。     

浅析Xilinx FPGA与数模转换器件的接口实现技术

本文论述现场可编程门阵列（FPGA）与数模转换器（DAC）的接口技术，对Xilinx XC3S400可编器件、AD768数模（DA）转换器件设计方法与关键问题进行分析，及EDA软件设计平台的应用，给出了接口技术的解决方法与措施。     

基于FPGA的PCI接口控制器的设计与实现

本文提出了一种基于FPGA的PCI接口控制器的设计方案,重点叙述了PCI接口主模式控制器的原理与结构,分析了时序设计的要点,给出了典型的设计框图和注意事项.最后简要介绍了采用Windriver编写wdm驱动程序的方法.     

基于策略路由的多接口NAT实现

为提高网络性能,解决地址不够用问题,可以采用在Cisco路由器上多接口,同时使用NAT(地址转换),使用策略路由根据目的地址实现分流     

USB接口模块的FPGA实现方法

本文讨论了USB设备控制的整体框架。采用先进的嵌入式技术,利用USB IP CORE在FPGA器件中实现USB接口功能。并且分别验证了USB主从模块的设计。     

基于FPGA的SDI接口的设计与实现

串行数字接口(Serial digital interface,SDI)是目前应用最广泛的视频接口,使用单根同轴电缆串行传输未经压缩的数字视音频信号.鉴于以往的SDI接口实现方法有成本高、灵活性低这些缺点,本文采用了一种基于FPGA的SDI接口设计与实现方法.主要阐述了SD SDI接口的设计思想,分析了接口的总体结构,并具体介绍了各个模块的功能.完成了部分主要功能模块的程序设计,并针对一种特殊数据输入情况,对编码解码模块建立仿真模型.仿真结果验证了特殊情况下数据恢复的正确性,进一步表明了一般数据输入时整体设计方案的正确性和可行性.     

基于FPGA数据通信接口的设计与实现

随着信息化、数字化技术的不断发展,数字集成电路的应用越来越广泛,可编程逻辑器件也由早期的储存少量的数据发展到如今的超大规模复杂组合逻辑与时序逻辑的现场可编程逻辑器件,即FPGA。本文就对基于FPGA数据通信接口的设计与实现做出研究。     

基于SVA的FPGA接口时序验证方法研究

本文介绍一种基于SVA(System Verilog Assertion)的FPGA接口时序验证实现方法,此方法以FPGA接口下级芯片的手册为基础,将手册中接口时序条件转换成SVA断言,并且在验证运行过程中,自动监测接口信号时序以到自动验证FPGA接口时序的目的。     

一种基于FPGA的AES加解密算法设计与实现

设计了一种用于低端设备、低功耗的AES(advanced encryption standard)加解密硬件模块.混合设计加解密算法,减少了资源占用,使设备在较低的时钟频率下保持较高的性能,在20 MHz时,加解密速度仍可达128 Mbit/s.     

基于FPGA的交织器的设计与实现

运用交织技术,以现场可编程门阵列(FPGA)实现DVB系统前端的交织器.具体分析了其实现原理和工作过程,并给出了仿真的交织器输出波形,最后用特定的FPGA器件来实现.     

基于FPGA的GMSK调制器的设计实现

介绍了一种基于FPGA的GMSK调制器的设计实现.该设计充分利用FPGA内部丰富的Block RAM资源,采用DDS查表法对GMSK基带调制信号进行了实现,然后通过正交调制将基带信号变换到所需的中频频率上.经过测试验证,本设计实现的GMSK调制信号的EVM(RMS)在6%以下,能有效的满足系统性能指标.     

基于FPGA的温度控制系统设计与实现

基于FPGA与温度传感器DS18B20设计实现了单回路水箱温度PID控制系统.软件主要包括PID控制算法及PWM波产生模块、DS18B20驱动模块、数码管显示驱动模块等3个模块.仿真结果验证了设计的正确性.实验结果表明,系统输出温度达到微小超调的稳定控制要求.体现了该设计方法的有效性和实用性.     

基于FPGA的16阶FIR滤波器的设计与实现

分析FIR滤波器的结构特点和基本原理,提出FPGA实现数字信号处理的方案.基于Matlab用窗函数法对FIR滤波器进行了设计,确定了滤波器的系数,最后用VHDL语言实现了16阶常系数FIR滤波器,并用QuartusⅡ软件对滤波器进行了逻辑仿真,结果符合设计预期.     

基于FPGA的ATM采集卡的设计与实现

4口155 M异步传送模式（asynchronous transfer mode,ATM）业务采集卡实现对4个155 M ATM overSDH/SONET接口的数据采集,基于大容量FPGA（field programmable gate array）实现AAL2/AAL5的线速信元重组,重组后生成的AAL2SSSAR-SDU/AAL5 CPCS-SDU加上时间戳、ATM通道标识后,封装成以太网报文,通过采集输出口输出给信令协议分析服务器,可实现对Iu-CS、Iu-PS接口的信令监测,同时支持cell mode的采集应用.     

以太网交换芯片的I^2C接口设计与实现

给出了以太网交换芯片的I2 C接口模块的设计方案;用VHDL语言给出I2 C接口模块的FPGA设计的验证和仿真;对仿真结果进行分析比较,验证了I2 C接口模块设计的正确性;对程序进行了优化.最后说明设计的I2 C接口模块可以作为一个软核来使用.     

高速FIR滤波器设计与FPGA实现

文章主要研究了基于传统的乘累加(MAC)结构的FIR滤波器设计的2种方法,在此基础上研究了一种新的基于分布式算法(DA)的FIR滤波器设计的硬件结构,分析了DA算法结构较MAC结构的优点。最后设计了一个8阶8 bits的基于DA结构的FIR低通滤波器,并在Altera FPGA上进行硬件实现。     

基于FPGA的神经网络硬件实现方法

提出了一种可以灵活适应不同的工程应用中神经网络在规模、拓扑结构、传递函数和学习算法上的变化,并能及时根据市场需求快速建立原型的神经网络硬件可重构实现方法.对神经网络的可重构特征进行了分析,提出了三种主要的可重构单元;研究了可重构的脉动体系结构及BP网络到该结构映射算法;探讨了具体实现的相关问题.结果表明,这种方法不仅灵活性强,其实现的硬件也有较高的性价比,使用一片FPGA中的22个乘法器工作于100 MHz时,学习速度可达432 MCUPS.