共查询到20条相似文献,搜索用时 31 毫秒
1.
平衡放大技术具有驻波特性好,增益高,易级联等特点。这里把平衡放大技术应用到Ku波段低噪声放大器的设计当中,在保证低噪声和功率增益的同时,用以提高低噪放的驻波比和增益平坦度。ADS仿真结果显示,在10~12 GHz频带范围内,低噪声放大器绝对稳定,噪声系数≤0.7 dB,功率增益达到≤10 dB,通过采用平衡放大技术,输入输出驻波比≤1.12∶1,带内波动≤0.5 dB。提高了低噪声放大器的有效工作带宽。 相似文献
2.
选用Agilent公司的PHEMT晶体管ATF-54143,设计了一种基于负反馈技术的L波段低噪声放大器。其匹配网络是由集总元件与微带共同组成,使用Micrcowave2002对整个电路进行优化设计。在1~1.5GHZ的频率范围内,低噪声放大器噪声系数小于0.6dB,输入/输出驻波比小于1.5,增益大于20dB。 相似文献
3.
孙华军 《淮阴师范学院学报(自然科学版)》2019,18(2)
为了实现放大器在2.4~2.5 GHz范围内低噪声、高增益、输入输出阻抗匹配等性能指标,通过ADS2011仿真软件优化设计硬件电路,提出并加工制作了基于ATF54143的新型平衡式低噪声放大器.实测结果表明,该平衡式低噪声放大器的噪声系数低于3 dB,增益高达10 dB,输入端驻波比小于1.5,且输出端驻波比小于3.测试过程中发现在保证噪声系数较小的情况下,通过选取合适的偏置点可以明显地提高放大器的线性度.提出的平衡式低噪声放大器可以较好地应用于无线局域网领域,具有较强的实用价值. 相似文献
4.
本文在TSMC0.18μm CMOS工艺下,采用差分电路结构,通过功耗约束的噪声优化方法设计了一个2GHz下的CMOS无线射频接收模块低噪声放大器。本文使用限定功耗的噪声优化方法设计放大器的器件参数,并且在电感负反馈cascode LNA的基础上引入一对交叉耦合的电容,消除了寄生电容的影响。通过EAD工具ADS2009软件对电路进行仿真,仿真结果表明本文所设计的低噪声放大器在1.8V供电下的主要参数为23.23dB的增益、0.778dB的噪声指数及11.5mw的功率消耗。 相似文献
5.
针对互补金属氧化物半导体工艺在高频时性能差的缺点,基于砷化镓赝配高电子迁移率晶体管器件,设计了一种用于无线通信系统的宽带低噪声放大器,宽带低噪声放大器的设计采用负反馈来获得平坦的增益和较低的输入输出反射系数。电路版图设计好后利用Advanced Design System 2005进行仿真。仿真结果表明,该放大器在0.3~2.2 GHz频带内,增益高于12 dB,且变化小于3 dB;噪声系数在1.04~1.43 dB之间,输入输出反射系数均小于-10 dB,群延时特性在整个频带内接近线性,且在整个频带内无条件稳定,所设计的宽带低噪声放大器能够很好地满足实际需要。 相似文献
6.
7.
该文叙述一种用于GSM基站前端的集成低噪声放大器的设计方案和测试结果.采用微带线匹配 网络,利用Ansoft软件完成设计和仿真.放大器在880~915 MHz频率范围内增益为16 dB左右 ,噪声系数小于0.4 dB.测试结果达到了实用的指标要求. 相似文献
8.
《广西师范大学学报(自然科学版)》2017,(2)
为了在不增加功耗的前提下提高低噪声放大器的增益,本文通过引入电流复用技术,并将偏置管兼作放大管,设计出一款全集成高增益低功耗超宽带低噪声放大器。采用TSMC公司的0.18μm CMOS工艺和Cadence软件对本低噪声放大器电路进行前仿真和后仿真。仿真结果表明,在1.5V的电压供电下,整个电路的功耗(power consumption,PD)为11.7mW,在2.8~8.5GHz的频段内,噪声系数(noise figure,NF)为3.05~4.1dB,正向增益(S21)为18.2~19.9dB,输入回波损耗(S11)、输出回波损耗(S22)均小于-10dB,群延迟为130~320ps,在6GHz处,三阶交调点IIP3为-12.16dBm,达到了设计目标。该低噪声放大器具有高增益低功耗的特点,可用于对增益和功耗要求都较高的接收机中。 相似文献
9.
低噪声放大器的仿真设计 总被引:3,自引:0,他引:3
介绍了一种利用ADS仿真软件设计低噪声放大器的方法。先总体阐述了低噪声放大器的主要技术和性能指标,然后在采用AVAGO公司的ATF-34143晶体管的基础上,根据低噪声放大器的各项指标来同步进行电路的设计、优化和仿真,最后使得低噪声放大器的设计结果达到设计初期的期望值,并成功地完成了低噪声放大器的电路设计。 相似文献
10.
鉴于传统共源共栅低噪声放大器由于受共栅级的影响.其噪声和线性度都不理想,为此在共栅级上引入一对交叉耦合电容和电感,以消除共栅级的噪声并提高放大器的线性度.采用特许半导体公司0.25μm射频互补金属氧化物半导体工艺进行了设计.仿真结果表明低噪声放大器在2.4 GHz处的噪声系数仪有1.34dB.该电路能够提供17.27 dB的正向增益、小于-38.37 dB的反向传输系数、小于-27.73 dB的输入反射系数、小于-15.85 dB的输出反射系数,该放大器的三阶交调点为0.58 dBm.消耗的功率为11.23 mW. 相似文献
11.
从获取最小噪声系数角度来进行电路设计,采用Avago公司的0.2um GaAs pHEMT工艺芯片(T=18GHz),设计了工作于X波段(9-11GHz)的两级宽带低噪声放大器。测试结果为:在9-11GHz,噪声系数小于1.15dB,最小噪声系数在9.8GHz为1.015dB,功率增益在所需频段9-11GHz大于24dB,输入和输出回波损耗均小于-10dB。 相似文献
12.
13.
利用Advanced Design System(ADS)完成了L波段低噪声放大器(LNA)的设计.分析了实际电路可能产生的非连续性、寄生参数效应等因素对电路各个性能指标的影响,并针对这些因素利用ADS进行了电磁仿真计算,最后给出了放大器的仿真结果和最终电路及测试结果.采用ATF-35143器件设计,达到了预定的技术指标,工作频率1.21GHz,增益G大于14dB,噪声系数NF小于0.5 dB,输入1dB压缩点大干5dbm. 相似文献
14.
采用标准0.35 μm SiGe HBT工艺设计了工作频段在3.1~10.6 GHz的超宽带低噪声放大器.从宽带电路和高频电路设计的器件选择、电路结构选择等方面讨论了超宽带低噪声放大器的设计.结果表明,通过合适的电路结构和器件参数选择,可以采用0.35μm SiGe HBT工艺制备满足超宽带系统要求的低噪声放大器.在整个工作频段内所设计的低噪声放大器输入输出匹配S11和S22均优于-8dB,噪声系数为3.5dB,电路的工作电压为2.5 V,电流消耗为4.38 mA. 相似文献
15.
毫米波自差频CW系统发射漏波信号对接收灵敏度的影响 总被引:1,自引:0,他引:1
针对Ka波段自差频式连续波(CW)多普勒雷达系统中发射漏波信号对接收灵敏度的影响问题,通过计算机建模仿真和实验测试,对存在发射功率泄漏干扰情况下一个接收系统前端(包括低噪声放大器和混频器)的工作性能进行了深入研究.结果表明,在收发隔离度为26 dB时,系统所允许的最大发射漏波信号功率电平为-11 dBm,接收系统前端增益恶化小于2.5 dB.根据这些参数,通过合理设计发射功率电平和收发隔离度,可以保证接收系统的探测灵敏度指标的实现. 相似文献
16.
采用两级锗硅异质结晶体管(SiGe HBT)低噪声放大芯片,通过ADS2015进行宽带电路匹配设计了一款频率覆盖超短波到L波段的宽带低噪声放大器(LNA).仿真显示该LNA工作频率在0.07~2 GHz,增益Gain>30 dB,噪声系数NF<0.78,增益平坦度Gain Flatness<0.2 dB,输入输出回波损耗Return Loss<-10 dB.实测结果显示常温下该LNA测试指标和仿真结果基本一致,233 K低温下该LNA的Gain实测值比常温下测试结果增大1 dB左右,其它指标基本一致,证实了采用SiGe HBT放大芯片设计的低噪声放大器噪声性能良好且具有低温敏特性. 相似文献
17.
介绍了一种1.8GHz基站前端射频低噪声放大器(LNA)的设计方法,采用Agient公司的仿真软件ADS对其进行了仿真和优化,同时完成了实物加工和测试.测试结果表明,采用本方案设计的LNA增益约为12.5dB,噪声系数约为1.3dB,性能稳定,完全达到了通信接收机中对LNA指标的要求. 相似文献
18.
本文设计的低噪声放大器利用集成芯片ATF36163完成了电路的设计,利用ADS软件进行设计、优化和仿真,最后给出了仿真结果、版图设计及实测结果。同时通过研究电路参数的灵敏度对该低噪声放大器进行了灵敏度分析,使得低噪声放大器不仅符合接收机对LNA的指标要求,还能使性能更加稳定。 相似文献
19.
基于UMC 0.18 μm CMOS 工艺,设计了一款用于全球卫星导航系统(GNSS)的宽带低噪声放大器(LNA). 其中,采用并联反馈电阻噪声抵消结构降低整体电路的噪声,使用电感峰化技术提升工作频带内的增益平坦度,进而优化高频噪声性能. 此外,采用共源共栅结构提高电路的反向隔离度. 仿真结果表明,在电源电压为1.8 V 的条件下,低噪声放大器的-3 dB 带宽为1 GHz,最大增益为15.08 dB,在1-2 GHz 内增益变化范围为±1 dB,噪声系数为2.65-2.82 dB,输入回波损耗和反向传输系数分别小于-13 dB 和-40 dB. 芯片核心面积为740 μm×445 μm. 相似文献
20.
采用TSMC 0.25 μm CMOS工艺,设计了一种2.4 GHz CMOS低中频结构的蓝牙射频接收机前端.整个接收机前端包含全差分低噪声放大器、混频器以及产生正交信号的多相滤波器.叙述了主要设计过程并给出了优化仿真结果.采用Cadence SpectreRF进行仿真,获得了如下结果:在2.5 V工作电压下,中频输出增益为21 dB,噪声系数为7 dB,输入P 1 dB为-21.3 dBm,IIP3为-9.78 dBm,接收机前端总的电流消耗为16.1 mA. 相似文献