用现场可编程门阵列进行VLSI设计验证

超大规模专用集成芯片的设计是一项比较复杂的工作。常规的设计方法成功率较低 ,利用 EDA (电子设计自动化 )技术在在线可编程逻辑器件上进行大规模集成电路 ( VL SI)设计验证 ,是超大规模集成电路设计较成功的方法 ,本文对该方法的可行性进行了分析 ,并提出了验证方法。     

通用阵列逻辑分析系统中的多机并行处理

提出了一种模块化的多处理器体系结构，并采用信号量方式同时解决了共享资源的竞争使用及进程同步问题；利用多机并行处理技术，对原研制的ＧＡＬ分析系统ＤＥＧＡＬ－Ａ进行改进，使系统的分析速度提高２５％。     

大规模集成电路多层布线结构对信号延时的影响

通过集成电路各器件间的布线传递信号的过程，是将信号电荷向布线间形成的寄生电容充放电的过程。本文研究了集成电路多层连线的寄生电容模型、互连线RC树模型的延时估算等电路模拟技术，同时提出了今后该领域的研究方向。     

基于FPGA查阅表的面向结构的逻辑优化

介绍了基于现场可编程门阵列（ＦＰＧＡ）查阅表的逻辑优化准则．基于这一准则，讨论了几种重要的逻辑优化运算，例如抽取、分解、约数检查和简化，以按照目标工艺技术估算电路的价格．基于ＦＰＧＡ，利用我们的方法对查阅表进行逻辑优化，可以得到工艺映射中的良好出发点．以２５个基准试验例子为基础，我们的优化电路所需要的构造逻辑方块（ＣＬＢ）比利用ＭＩＳ－ＩＩ的优化电路的情形下少百分之十四，如果两者都利用ＭＩＳ－ｐｇａ顺序映射的话．此外，电路的级数也稍有改进．     

基于小波和可编程逻辑阵列的爆震控制

为提高汽油机爆震检测和控制精度,将离散小波变换算法和基于FPGA(Field-Program-mable Gate Array)的数字信号处理技术应用于爆震控制中.利用离散小波变换从汽油机的振动信号中提取出了轻微爆震特征,提出一种根据小波子带信号相对能量大小来评价爆震强度的指标和一种基于爆震反馈的点火提前角的控制策略.建立了基于小波算法的爆震控制模型,并进行了仿真实验验证,且将该模型在FPGA硬件上实现.结果表明:基于小波和FPGA的爆震控制方法能准确诊断出爆震,且适合于实时控制,能使汽油机在轻微爆震区工作,有利于提高汽油机的性能.     

基于电磁兼容技术的多层PCB布线设计

随着现代电子技术的发展以及芯片的高速化和集成化,各种电子设备系统内外的电磁环境更加复杂,因此在印制电路板的电路设计阶段考虑电磁兼容性(EMC)设计是非常重要的.以12层板为例讨论了多层PCB分层方法、布线的规则、地线和电源线布置以及电磁兼容性.     

1024路模拟多路开关的设计

本文介绍作者研制的一种用于大型计算机控制和检测系统中的模拟多路开关。内容包括电路的设计及其工作原理、程序设计,以及设计中所考虑的几个问题。     

基于多层前馈神经网络的数据压缩方案

利用多层前馈神经网络的非线性映射能力,通过构造特殊的映射关系,提出了一种较为理想的数据压缩方案．数据压缩比达到7：1．该方案只分析音频、图像等数据信息并进行理想压缩,对其数据格式、内容等不予考虑．通过试验证明了该方案的可行性．     

多传感器信息融合的算法比较

神经网络技术已经越采越多的应用于传感器的信息融合,但是由于传统的神经网络结构对于计算大学习样本．需要的隐结点数很大,导致训练的时间很长,性能下降。本文提出了一种阵列神经网络的结构模型,通过将传统神经网络中的中间隐层用子网络代替,不同的信息分配到不同的子网络中,然后再进入融合层进行融合,从而克服了传统神经网络计算大容量样本的缺点。本文还结合测量压力的多传感器系统,通过比较阵列神经网络和传统神经网络对信息融合的效果和速率来研究阵列神经网络的作用。     

一种优化多层前馈神经网络中隐节点数的算法

多层神经元网络中隐含层的层数及其每一层的神经元数的多寡，至今仍无法用一个解析式精确求得，提出了一种基于黄金分割法的算法，用于求解三层前馈神经网络中的隐层节点数，所得结果有助于提高三层前馈神经网络整体品质。仿真结果表明该算法能较快地找到较优的隐层节点数。     

基于BIST方法的新型FPGA芯片CLB功能测试方法

新型FPGA普遍使用了6输入查找表以实现可编程逻辑,如Xilinx公司的Virtex 5系列、Ultrascale系列等.由于I/O数量有限,针对这些芯片的CLB功能测试,可选择ILA级联测试法并利用位流回读进行故障定位,但由于CLB存在路径互斥,覆盖所有故障所需配置较多,而位流回读较为缓慢,限制了定位速度.BIST测试法通过直接检测CLB的输出来发现故障,所需配置数量少于ILA级联法,但需要将测试激励传递到所有BUT导致端口负载大,布线存在困难.本文提出了一种将ORA中闲置资源配置为锁存器链,以便传递测试激励的方法.该方法降低了端口负载.同时利用剩余的逻辑资源建立扫描链,大幅加快了故障定位速度.在Xilinx 7系列FPGA上的实验结果表明,与其他文献所用测试方案比较,测试所需配置次数由30次降低到26次,故障定位所需时间在2.4MHz时钟驱动下可达61.35ns.     

一种基于FPGA技术的直接数字频率综合器的设计

本文在ＳＴＥＬ－１１７８的基础上给出了一种节省正弦查寻表（Ｒｏｍ）容量的方法,介绍了一种基于ＦＰＧＡ技术的直接频率综合器的设计方案。     

基于VHDL的数字系统设计和优化

基于VHDL的数字系统设计具有设计技术齐全、方法灵活、支持广泛等优点,同时也是EDA技术的重要组成部分。通过设计实例,比较详尽地介绍了利用VHDL语言进行数字电路系统设计的流程结构和技术特征,并对设计的优化进行深入的研究和讨论。     

基于Hilbert变换的单边带调制系统

为解决单边带调制方法因在载波调制技术中难以实现而不被广泛应用的问题,对单边带调制方法进行了研究,提出了基于Hilbert正交变换的单边带调制算法,以及该算法的FPGA(Field Programmable Gate Arrays)实现。建立了Matlab的系统分析模型,采用DSP Builder设计了单边带调制程序,并通过Modelsim对该程序进行了仿真,得到了理想的单边带调制的波形。仿真结果表明,100阶有限冲击响应滤波器可以理想地逼近Hilbert变换器。该算法共占用了15%的FPGA系统资源,有效降低了使用成本,并且在声频定向扬声器中获得了实际应用。     

利用FPGA实现数字锁相及频率转换

介绍了用ＦＰＧＡ（现场可编程门阵列）器件实现数字锁相环路和频率转换功能,分析了数字锁相环路的基本原理及实现过程,对设计实现过程中应注意的相关问题也作了具体讨论。     

实时车牌识别边缘系统设计及FPGA实现

为解决边缘设备端车牌识别系统适应性差和识别率低的问题,提出一种基于深度学习处理单元(DPU)的车牌识别系统设计方法.该方法首先将车牌识别网络进行改造使其可在DPU上运行,并通过压缩与激励(SE)模块组合优化神经网络识别率.将DPU部署在现场可编程门阵列(FPGA)上,调用神经网络对视频图像进行车牌识别,设计出可兼顾新能源车牌的车牌识别系统.实验结果表明,以大规模数据集作为图像输入,车牌识别系统的平均识别准确率可达94.1%,运行速率可达4 ms.     

时域Reed-Solomon译码器及其在FPGA上的实现

基于Blahut提出的RS(Reed Solomon)码时域译码算法 ,提出了一种时域RS译码器 ,详细讨论了FPGA(现场可编程门阵列 )实现该译码器的过程 ,并以六进制RS( 63 ,4 7)码为例对用FPGA实现的RS译码器性能进行了分析 ,该译码器输入码流速率可达 6Mbit s,占用的FPGA (SpartanⅡ系列 )的资源不到相应频域译码器的一半。     

基于数字延时锁相环的FPGA IO延时管理电路

本文提出了一种基于过采样量化器和换挡(Gear-Shift)控制机制的新颖的数字延时锁相环(DDLL),可以嵌入于FPGA芯片IO单元的延时管理系统,实现了IO单元数据通路延时的精确校正,分辨率达到78ps,可调节范围达4ns,满足FPGA芯片对高速串行接口协议复杂时序的兼容.DDLL使用独具特色的过采样量化器,仅使用1bit时间数字转换器(TDC)达到了98dB SNR,等效理论分辨率达16位,并引入了全新的Gear-Shift控制机制,对误差信息合理的加权实现快速精确的锁入,结合2阶巴特沃斯衰减的数字环路滤波器,实现全数字环路控制,较传统模拟延时锁相环,节省了芯片面积和功耗,同时对数字电路所产生的衬底噪声具有更好耐受.DDLL采用65nm数字工艺,嵌入复旦大学自主研发的FPGA芯片,经过后仿验证,锁定时间小于50cycles.     

基于FPGA实现的计算机与HDTV显示器测试信号发生器

为产生满足 14种计算机并兼容 4种高清晰度电视 (HDTV)视频标准的 13种测试图案信号,研究开发了计算机与高清晰度电视显示器测试信号发生器.采用现场可编程门阵列(FPGA)完成测试图案数据存储、各种视频标准时序产生及系统控制信号产生等核心功能.利用FPGA的现场可编程功能,采用多个EPROM存储FPGA配置.采用频率发生器技术为多种视频标准提供时钟信号.实践表明,以上方法可行,且成本降低,尺寸从 15cm×21. 5cm减小到11cm×14cm.