基于UDP协议的语音传输系统设计及实现

文中讨论了基于UDP协议的语音传输系统的设计及实现。比较详细的阐述了语音信息的录制和播放、发送接收、压缩和解压缩以及语音传输过程的缓冲机制。由于采用了压缩技术，减小了语音信息对网络带宽的要求，故较好的实现了语音信息实时录制、传输和播放。     

数字程控交换机模块间信息传输的设计与实现

在分析数字程控交换机常用信息传输方式优缺点的基础上，提出了采用分布式组网方式实现ＪＳＵ２０００－０５数字程控交换机模块间信息传输的方法．系统采用该方式后，效率提高、可靠性增强，具有硬件结构统一、软件编程简单、实用性广泛等优点。     

基于UDP通信协议的设计与实现

基于目前UDP通信的优势与不足，在参考TCP／IP协议及ISO7层协议、X．25协议的基础上，设计了一套基于UDP的通信协议来实现基于UDP的可靠通信及弱连接特性。     

多媒体IP与网络传输

分析多媒体数据实时传输对通信网络的特殊需求及当前IP网对多媒体信息实时传榆的支持能力和存在的问题.针对这些问题,对当前的多媒体数据压缩、网络通信技术和网络协议进行了比较和研究,详细介绍了解决实时多媒体信息传输所涉及的一些新方法和新技术.     

数字HDTV信源解码器的研究与实现

实现了以专用芯片组为核心器件的HDTV信源解码器，该解码器可配接不同制式的前端，组成完整的机顶盒方案，可对符合MPEG-2的视频流进行解码并兼容各种模拟电视的接收，可对AC-3或MPEG两种音频解码；提供了一个支持实时操作系统的硬件平台，在该平台上可以实现复杂的数字电视应用程序，该文重点叙述它主要的硬件原理。     

基于UDP协议的视频图像可靠传输的研究和实现

由于基于IP的网络中提供的服务并不适合多媒体视频信息的传输;文章针对利用UDP协议进行视频图像传输的优点和不足进行了分析,并根据可靠视频图像传输的要求,在应用层添加了流量控制、确认技术和超时处理机制,从而保证了视频图像传输的有序性和正确性;最后给出了一种在嵌入式LINUX下实现视频图像可靠传输的具体方法和流程.     

车载图像传输系统软件的设计与实现

采用基于Socket的TCP/UDP传输协议(TCP协议用于一般信息交互,UDP协议用于图像数据传输)实现车载终端和服务器之间同时传送信息和图像的功能,提高数据传输效率.生成图像时,保证接收的图像数据包按照预期顺序排列.提出的数据包重传算法可以有效解决丢包问题,并且系统可以同时支持多个终端连接.     

基于FPGA+MAC PHY的千兆以太网数传系统设计

为高分辨率成像遥感系统设计了基于FPGA+MAC+PHY架构的千兆以太网数据传输系统,FPGA负责实现MAC硬件驱动以及上层协议模块。采用AX88180实现以太网MAC子层功能,88E1111实现PHY层功能,两者均支持RGMII接口和全双工1 000 Mbps模式。该系统实现了UDP协议和IP协议;并且实现了与上位机之间的ARP请求和应答操作。选用了乒乓缓存作为数据在各协议层之间的传递方案,最大程度提高了数据吞吐率。测试证明,子系统实现了遥感数据的稳定和高速传输。     

基于FPGA的数字锁相环的设计与实现

本文介绍了当前广泛应用的数字锁相环的原理和基于FPGA的设计与实现方法,阐明了其基本工作原理和设计思想,给出了系统主要模块的设计过程和仿真结果;用可编程逻辑器件FPGA予以实现。     

CMMB系统RS解码器设计与实现

设计并实现了一款基于伴随式计算、修正欧几里德算法、钱氏搜索和福尼算法的RS解码器.利用MAT-LAB进行了算法层的仿真,采用VCS、ISE和Design Compiler工具,对提出的RS解码器进行了功能验证、FPGA综合和ASIC综合.结果表明,设计所用门数接近业界最高水平.设计的RS解码器通过了CMMB系统测试,已经用于CMMB系统芯片集成.     

千兆以太网卡芯片数模转换电路的设计与实现

给出了6bit分辨率、10bit精度的千兆以太网卡芯片数模转换电路,包括体系结构设计、电路设计与仿真、版图设计．该数模转换电路经过TSMC 0．13μm 1P8M CMOS工艺验证,工作电压为1．5V／2．7V．芯片测试结果表明该数模转换电路能够满足千兆以太网卡芯片的性能要求．     

基于以太网的数据采集终端设计

具有以太网接口的数据采集终端是以太网数据采集系统的前端设备。采用嵌入式网络单片机来设计以太网接入的数据采集终端,具有结构简单、成本低、体积小、易于实现的特点。主要介绍了以8bit嵌入式网络单片机SF0020为核心,配置512KBytes程序和数据存储空间,通过与A/D转换芯片MAX1263和物理层收发器DM9161的连接,组成一款基于以太网的数据采集终端。它具有250Ksps的最高转换速度,12bit的分辨率和4个输入通道,可以在该数据采集终端基础上,方便地进行网络仪器仪表的开发。     

Viterbi译码器的FPGA设计实现与优化

在分析Viterbi译码算法基础上，采用一种新的流水结构设计Viterbi译码器的ACS模块．合理安排幸存路径的读写，采用单指针回溯算法译码输出，最终在Xilinx ISE上完成了约束长度为9的Viterbi译码器的FPGA设计．仿真实验结果表明，设计的译码器在资源消耗上有较大优势．     

Design and implementation of an efficient SDRAM controller for HDTV decoder

A high performance SDRAM controller for HDTV decoder is designed.MB-based (macro block)address mapping,adaptive-precharge and command interleaving are adopted in this controller.MB-based address mapping reduces the precharge operations of the video processing unit in one access;adaptiveprecharge avoids unnecessary precharge operations;while command interleaving inserts the precharge and activate commands of the next access into the command sequence of the current access,thus reduces the no operation(NOP)cycles.Combination of these three schemes effectively improves the SDRAM performance.Compared with precharge-all scheme,adaptive-precharge and command interleaving reduce the SDRAM overhead cycles by 70% and increases SDRAM performance by up to 19.2%in the best case.This controller has been implemented in an AVS SoC and the frequency is 200MHz.     

Design and implementation of ethernet passive electronic network over coax

To increase the limit of ethernet over coax （EoC） technology in the bidirectional reform of the hybrid fiber coaxial （HFC） network, an ethernet passive electronic network （EPEN） system based on Coax is proposed and experimentally demonstrated in this paper. The proposed EPEN exploits the existing capabilities of the MAC layer in the ethernet passive optical network （EPON） for reduction of cost of the HFC network. As the MPCP （multi-point control protocol） is introduced in the EPEN, bandwidth control and higher efficiency can be achieved. The experimental results exhibit the throughput of system up to 100Mbps, which meet the requirements of HFC network. To improve the performance of EPEN, frequency division multiplexing （FDM） can be used for further increase of the throughput and more hardware processing modules in the future. can be implemented to enhance the capacity     

Huffman并行解码结构及硬件实现

介绍了一种应用在JPEG解码器下采用并行方式实现的Huffman解码方式,这种结构的解码器把Huffman的头码流分析和解码分开工作,可以在同一时间进行解码;这种方式通过增加流水线和结构的复杂性对硬件资源的占用,来获得对码流解码的高吞吐量;它不同于传统的串行结构,将码流逐位地输入解码器中,然后解码器又通过逐位地匹配实现码流的解码。     

TD-SCDMA系统中维特比译码器的硬件实现

TDSCDMA系统中采用约束长度为9的卷积编码作为信道编码方案之一，维特比译码器是一种人们广泛采用的卷积编码的解码器；通过分析卷积编码及维特比译码的过程，介绍了一种适合TDSCDMA系统中软判决维特比译码器实现的硬件结构，此结构也适用于WCDMA等无线通信系统的维特比译码器的设计。     

TD-SCDMA系统中维特比译码器的硬件实现

TD-SCDMA系统中采用约束长度为9的卷积编码作为信道编码方案之一，维特比译码器是一种人们广泛采用的卷积编码的解码器；通过分析卷积编码及维特比译码的过程，介绍了一种适合TD—SCDMA系统中软判决维特比译码器实现的硬件结构，此结构也适用于WCDMA等无线通信系统的维特比译码器的设计。