扫描与边界扫描电路延迟故障的测试

本文提出了一种用于扫描通路与边界扫描易测试设计电路中锁存器的排序算法，通过减小锁存器的相关性来提高通路延迟故障的被测度。该算法已在Ａｐｏｌｏ工作站用ＤＯＭＡＩＮＣ语言实现。延迟故障模拟实验表明，排序电路同原序电路相比，其延迟故障被测度明显提高     

结合奇偶测试的大规模集成电路征兆测试

征兆测试是一种高效简捷的电路测试方法。该文提出一种适用于大规模集成电路的测试方法——组合征兆测试法。利用这种方法,测试者可以通过穷举输入组合,使奇偶测试和征兆测试相结合,共同解决对大规模集成电路故障测试的难题。主要思想是:首先通过被测电路的奇偶性判断该电路的征兆测试法的可测性,对征兆测试法不可测的电路,引入高阶征兆测试的思想,使其成为高阶征兆测试法可测电路。结果表明:该方法在提高可测性的同时,还提高了电路征兆测试的测试效率和故障覆盖率。通过对一些基准电路和常用电路的测试验证了该方法的实用性。     

CMOS组合电路开路故障的BIST探讨

对CMOS组合电路开路故障的测试方法进行了探讨.一种方法通过对电路输出的跳变次数进行计数,然后与无故障电路输出的跳变次数的期望值进行比较,可以检测到所有的开路故障,对于有n个输入端的电路完成测试需要6×2n个测试向量.另一种方法基于种子存储的自适应BIST方法,该方法充分利用开路故障的特征,实例验证表明能够在3×2n+1个时钟周期内完成对CMOS组合电路开路故障的测试,它在不用修改被测电路网络的前提下可对多开路故障达到完全的测试.     

心率在运动训练监控中的运用

心率是反映体内代谢的较灵敏生理指标,以其实用性、及时性、易测性、无创伤等特点广泛运用于运动训练实践,它综合反应运动时体内生理状况、训练和比赛过程中实时运动强度.就心率监测在运动训练过程中的运用方法等进行阐述,并对影响运动心率测定结果的主要因素进行了分析.     

心率监控在科学训练中的应用及其影响因素

心率是反映体内代谢情况的一个非常灵敏的生理指标，它以实用性、易测性等特点在运动实践中充当着非常特殊的角色。教练员不仅可以利用心率对训练过程进行全程实时监控，同时还可以利用心率对体能和伤病的恢复进行全面的监控。     

一种低功耗测试图形的生成方法

为解决测试图形生成电路功耗高、硬件开销大、故障检测难等问题,提出了一种用于内建自测试的低功耗测试图形生成方法。该方法将种子向量和SIC计数器生成向量进行运算,产生MSIC测试向量。通过设计一种可配置SIC计数器和种子生成电路,证明了该方法中任意的2个MSIC图形在任何情况下都是相异的。以国际基准测试电路ISCAS’89为对象,在nangate 45nm工艺上的仿真实验表明,基于该方法的测试生成电路的平均功耗占被测电路正常工作时平均功耗的1%～3%;与传统的伪随机测试生成电路相比,该测试生成电路的测试功耗降低了5.48%～66.86%,且其所生成的测试图形具有唯一性、低跳变等特性。     

改进的扫描森林测试结构

为了降低可测试性设计的面积开销和布线难度,提出了扫描森林结构的重组策略;为了避免故障屏蔽,提出了基于电路结构信息的异或树构造策略。将以上策略应用于ISCA S89和ITC 99基准电路,其中电路s38584的叶结点数由1 318降低到120,被屏蔽故障数由1 376降低到0。实验结果表明:改进的扫描森林测试结构保持了原结构在降低测试时间、测试功耗和测试数据量方面的优势,同时降低了面积开销和布线难度,避免了故障屏蔽。     

提高智能型多路温度仪测试精度的研究

本文研究了提高智能型多路温度测试仪的测试精度的方法．通过对ＩＣ电子模拟开关、信号放大电路以及Ａ／Ｄ转换电路的分析，提出了采用新型电子器件—ＢＯＳＦＥＴＰＶＲ、单片机软件校正以及冷端温度补偿等方法来改善系统的测试精度     

SMI测试系统研究

建立了一个由光路、模拟信号提取电路以及信号处理电路等组成的精子活动度测试系统;对照国外测试实验,进行了一系列确认实验,验证了本测试系统的实用性和可行性。     

模块级上原始输入的最优信号概率

本文提出了一种采用单纯形实数规划法在模块级上产生原始输入最优信号概率的方法。文中首先采用了一种可测试性设计策略对电路进行了预处理。然后,以MSG为依据把电路转换成树型结构来处理,克服了[1]计算复杂等缺点。本文还提出了一种新的MSG求解算法。     

基于分解等价的时序电路测试生成算法

针对集成电路的规模和复杂程度不断增加而相应的测试却越来越困难且费时的问题,提出了一种基于分解等价的时序电路测试生成算法。此算法通过引入分解等价以避免进入已搜索的测试码解空间,缩小了测试码搜索空间,大大提高了测试生成效率。在ISCAS’89国际标准电路上的实验结果表明了本算法的可行性。     

同步时序电路故障可测性研究

对不可测故障进行测试产生是影响时序电路测试产生效率的一个重要因素。提出了一种基于简化可控性计算的识别时序电路中不可测故障的算法，运用该算法无须搜索便于识别出时序电路中相当一部分不可测故障。针对ISCAS89电路的实验结果也验证了其有效性。     

组合电路内部故障及多故障测试

给出了用一阶布尔差分法的扩展来求组合电路内部单故障测试集的方法；同时也讨论了如何用高阶布尔差分法来求组合电路的多故障测试集，进而给出了求组合电路双重故障测试集的４个公式，并结合具体电路阐述求解相应的故障测试集的过程     

一种压缩向量对测试集的新方法

通过施加一个测试向量对,瞬态电流测试可以检测出CMOS数字电路中的某些故障,这些故障通常（例如开路故障）不能被传统的电压测试和稳态电流测试有效地检测出来。研究如何有效地压缩向量对测试集与通常的测试向量压缩一样,意义十分重要,但目前人们对此研究得较少。首先使用三种现有的游程编码方法对向量对测试集进行压缩,并比较它们的压缩结果。在此基础上．提出了一种更好的压缩方法。采用新方法对几个ISCAS标准电路的开路故障向量对测试集进行压缩,实验证明压缩效果比三种游程编码方法都要好。而且,新方法的解码代价非常小,适合压缩大型电路的开路故障测试集。     

Deterministic Circular Self Test Path

Circular self test path (CSTP) is an attractive technique for testing digital integrated circuits(IC) in the nanometer era, because it can easily provide at-speed test with small test data volume and short test application time. However, CSTP cannot reliably attain high fault coverage because of difficulty of testing random-pattern-resistant faults. This paper presents a deterministic CSTP (DCSTP) structure that consists of a DCSTP chain and jumping logic, to attain high fault coverage with low area overhead. Experimental results on ISCAS'89 benchmarks show that 100% fault coverage can be obtained with low area overhead and CPU time, especially for large circuits.     

电路测试的可区分故障算法研究

研究一种基于人工神经网络的能区分故障的数字电路测试生成方法,该方法利用电路基本逻辑门的特性和神经网络模型的特点,首先建立测试生成的神经网络模型,然后通过求解网络能量函数的最小值点获得给定类型故障的测试矢量,其研究结果在可区分故障的测试生成方面提供了一种可能的新途径     

基于粒子群算法的数字电路测试生成

在已有的数字电路测试生成算法基础上，通过对一种结构简单且容易实现的算法——粒子群算法的研究，提出了一种基于模拟的测试矢量生成的新方法，即应用粒子群算法来进行数字电路的测试生成．对一些组合电路进行了仿真，并将其与基于遗传算法的测试生成方法进行比较，实验结果表明该方法比基于遗传算法的测试生成更为有效．     

基于仿真的功能级边界扫描测试码自动生成

分析了用边界扫描测试结构实现芯片功能级测试的方法,提出了一种基于逻辑电路的仿真波形生成电路功能级边界扫描测试代码的方法．利用该方法生成的边界扫描测试矢量可以完备地描述逻辑芯片的功能,从而对数字逻辑电路实现完备、高效和廉价的功能测试．     

生成确定性测试图形的内建自测试方法

为了以低的硬件开销自动生成高效率的确定型测试图形,提出一种新型的内建自测试(BIST)方法.先对原型设计用自动测试图形工具生成长度短、故障覆盖率高的确定性测试图形,然后对生成的图形排序以取得低功耗测试序列,再选择状态机优化和综合方案,最后自动生成BIST电路描述.由于结合了确定性测试和伪随机测试的优点,该方法具有低功耗、长度短、故障覆盖率高、测试图形自动生成等特色,特别适于CMOS组合逻辑电路的测试.基于ISCAS85Benchmark的实验结果表明,所设计的BIST电路在硬件开销、速度、测试功耗等方面均优于传统的伪随机测试电路,测试时间显著减少.     

数字电路测试生成的二元判定图方法

测试是保证电路系统可靠性的重要手段,已成为集成电路设计与生产的一个组成部分,研究了基于二元判定图的数字电路测试生成方法,对布尔函数的表示和操作的二元判定图进行研究,详细讨论了其中的ite算符;给出了基于二元判定图的电路测试生成方法的实现步骤,并用实例进行了说明。