基于绝热电路三要素理论的绝热定时器设计

为了设计低功耗定时器,首先利用钟控传输门绝热逻辑电路设计绝热触发器,然后在分析C54X的定时器结构基础上,利用绝热电路三要素理论,结合钟控传输门绝热逻辑电路及其绝热触发器的特性,提出绝热定时器的设计新方案。最后,在采用TSMC 0.25μm CMOS工艺器件参数情况下,对依此理论设计的绝热定时器进行HSPCIE模拟,结果表明:该定时器逻辑功能正确,低功耗特性明显。     

三值绝热JKL触发器的设计

通过对多值逻辑、绝热电路和三值触发器工作原理及结构的研究,提出一种新颖的三值绝热JKL触发器的设计方案.该方案首先以电路三要素理论为指导,推导出三值绝热JKL触发器的元件级函数式,采用不同阈值的MOS管实现相应的电路结构.然后结合三值绝热文字电路,应用三值绝热JKL触发器进一步设计绝热九进制异步计数器.最后,HSPICE模拟结果表明,所设计电路具有正确的逻辑功能,与传统三值JKL触发器和九进制异步计数器相比,节省能耗均在75%以上.     

三值绝热多米诺可逆计数器设计

通过对可逆计数器和绝热多米诺电路结构及工作原理的研究,提出一种三值绝热多米诺可逆计数器的设计方案。该方案首先以开关信号理论为指导,设计具有置位复位功能的三值绝热多米诺D触发器;然后分别设计三值绝热多米诺正反循环门电路与进位借位电路来实现计数器正反计数和级联;最后,在此基础上实现四位三值绝热多米诺可逆计数器。HSPICE仿真结果表明所设计的电路具有正确的逻辑功能和低功耗特性。     

完全基于绝热电路的静态随机存储器(SRAM)设计

为了降低静态随机存储器(SRAM)的功耗,提出了一种完全采用绝热电路实现的W A SRAM(W ho le A d iabaticSRAM),W A SRAM的译码部分、存储单元、读出放大等全部采用绝热电路结构。针对W A SRAM建立了功耗分析模型。基于0.18μm 1.8 V CM O S工艺,在不同频率下针对不同存储规模的SRAM进行了功耗仿真、分析和比较。实验结果证明,W A SRAM的低功耗效果十分明显,与传统CM O S电路实现的SRAM相比,在250 MH z频率下,W A SRAM功耗降低了80%以上。     

玻璃幕墙的能耗及节能设计

玻璃幕墙是现代建筑较多采用的外围护结构之一,把建筑围护结构的使用功能与装饰功能巧妙地融为一体,使建筑更具现代感和装饰艺术性。而大面积玻璃幕墙在提供良好采光的同时却又带来了采暖与制冷能耗高的隐患,它是建筑能耗的一个薄弱环节。本文就玻璃幕墙的能耗及节能设计进行探讨。     

决定性公理的逻辑分析

讨论公理集合论中的决定性公理的若干问题。即：⑴什么是决定性公理;⑵关于决定性公理的一些结果;⑶决定性公理和大基数之间的关系。     

逻辑分析仪中数据采集与存储电路的设计

逻辑分析仪是最重要的数据域测试仪器之一,随着数字技术和计算机技术的发展,逻辑分析仪获得了广泛的应用和快速的发展。     

基于CMOS电路的温度计的设计

<正>CMOS数字集成电路品种繁多,包括了各种门电路、编译码器、触发器、计数器和存贮器等上百种器件。1.常用特性(1)工作电源电压。常用的CMOS集成电路工作电压范围为3～18V(也有7～15V的,如国产的C000系列),因此使用该种器件时,电源电压灵活方便,甚至未加稳压的电源也可使用。(2)供电引脚。(3)输入阻抗高。CMOS电路的输入端均有保护二极管和串联电阻构成的保护电路,在正常工作范围内,保护二极管均处于反向偏置状态,直流输入     

基于小波神经网络模型的中国能耗预测

通过中国能源消费数据分析,结合小波分析与神经网络理论方法,建立了相应的中国能耗的小波神经网络模型,对中国能源消费增长率进行了预测,并以此预测出未来中国能源消费需求总量.通过实际数据与预测数据的统计分析表明,小波神经网络模型的预测结果有较高的精度,对中国能源消费需求总量的预测有较高的可信度.     

基于复杂可编程逻辑器件的数字频率计设计

选用在系统可编程大规模集成ispLS11032-70PLCC84芯片作硬件电路，以Lattice Expert7.1作EDA设计工具，设计一种新型数字频率计，该频率计采用ABEL－HDL对其中的各部分元器件进行编程，实现了闸门控制电路、计数电路、多路选择电路、位选电路、段选电路等。频率计的测频范围：1Hz-70MHz。该设计方案通过了软件仿真、硬件调试和软硬件综合测试。     

数字通信与信号处理ASIC的逻辑优化设计

专用集成电路的正向设计，需依次经历如下一些设计步骤：系统设计→逻辑设计→电路设计→版图设计→工艺设计。逻辑设计在整个设计环节中起着重要的主导作用，它将系统设计思想映射到芯片制做技术上，是系统设计过渡到芯片设计的第一步。如何成功地完成这一过渡，并使结果最佳，这就是ＡＳＩＣ的逻辑优化设计需要讨论的问题。本文结合我们在这一方面所做的工作，主要探讨在数字通信与信号处理ＡＳＩＣ中一些典型电路的逻辑优化设计问题。     

多端网模式下的逻辑划分

一个适当的模式对于划分逻辑电路来说是很必要的。本文提出了一个直接反映实际电路连接关系的多端网模式。在这个模式下，推导出了划分中关于两子集间代价的对交换增益公式及关于子集外部代价的单边移动增益公式和对交换增益公式。本文提出了一个将对交换法和单边移动法相结合的用于二路迭代改进划分的算法。最后，给出一些实验结果。     

信息技术在“组合逻辑电路设计”教学中的应用简

采用“项目引领,任务驱动”的教学模式,以“小组合作,自主探究”学习模式为主进行教学设计,并利用信息技术对“组合逻辑电路的设计”进行资源整合,可以促进学生学习的主动性,提高学生学习的积极性,提高教学效率。     

论逻辑设计的逻辑思维方法

介绍了逻辑设计的四种逻辑思维方法：正向逻辑思维方法、逆向逻辑思维方法、双向逻辑思维方法和整体局部逻辑思维方法，并举例予以说明．     

基于GP算法的多模态门电路设计

多模态电路是与传统基于开关切换或者可重构实现方式的多功能电路不同的一种新颖的多功能电路,它在电路结构不发生改变的情况下,由电路某种参数(温度、电源电压、控制信号)的变化实现电路的多种功能.作为一种新的电路类型,多模态电路设计还没有标准的设计准则,针对现有的设计方法存在元件冗余,电路结构不合理的缺点,提出了用GP(遗传程序设计)算法来设计多模态门电路,并实现了一个控制信号控制的与,异或门,电路的分析结果说明了该设计方法的可行性.     

基于DCVSPG逻辑的双轨四相异步电路设计

基于四相双轨异步电路设计的芯片面积较单轨异步电路成倍增大,提出了将异步DCVSPG(ADCVSPG)逻辑用于双轨四相异步电路设计.为了适应异步电路设计,在ADCVSPG逻辑单元电路的互补输出端,由一个与非门来实现完成判断电路,同时在每个互补输出端分别添加一个由反向器构成的锁存器,以此提高电路的稳定性,并使得ADCVSPG适合于异步细粒度流水线设计.在HSPICE下对ADCVSPG逻辑和零协议逻辑(Null Convention Logic,NCL)进行了分析.分析表明,ADCVSPG逻辑提高了双轨四相异步电路的性能,减小了芯片面积,是一种较佳的设计方法.     

应用 DT触发器的时序逻辑电路的设计方法

DT触发器是一种新型的全功能触发器，可以较方便地变换为D触发器和T触发器．导出了DT触发器的激励表，提出了应用DT触发器的时序逻辑电路的设计方法，并给出了设计实例．从给出的设计实例可以看出，这种设计方法是有效且简便的．     

复杂可编程逻辑器件设计中延时影响的仿真分析

为分析复杂可编程逻辑器件延时性能对数字系统设计中延时的影响规律，针对数字逻辑延时单元核的数学模型，采用硬件描述语言和图形方式实现了基本数字逻辑延时单元核，通过数字核复用建立了多延时单元部件，并运用电子设计自动化软件，通过选择不同的复杂可编程器件对延时单元进行了仿真分析、结果表明，数字逻辑设计中的延时与复杂可编程器件的延时性能、综合布局布线选择的逻辑块以及互连资源有关．所得到的结果为复杂数字逻辑系统的延时设计与分析提供了理论与实验依据．     

数字电路中逻辑分析仪实验系统的设计

介绍了数字电路课程中逻辑分析仪实验系统的开发与设计,讨论了外置式逻辑分析仪的硬件设计和软件设计思路,其中数据采集模块和触发控制电路是设计的重点。学生通过设置逻辑分析仪的时钟、采样方式、存储深度、测试通道和触发方式等参数,就可以捕获需要测试的数字信号。被测信号以图形的形式显示,便于分析。该实验系统采集精度高,操作方便,形象直观。