一种基于FPGA的曼彻斯特编译码电路设计

运用VHDL硬件描述语言以及Max-plus软件平台,采用超前滞后型全数字锁相环提取位同步时钟的方法,设计了一种基于全数字锁相环的曼彻斯特编译码电路,给出了详细的设计过程和波形仿真,并在GW48-CK实验平台上进行了下载验证.     

一种快速位同步的VHDL实现

阐述了一种基于VHDL实现的快速位同步方案，改进了传统的超前-滞后型数字锁相环（LL-DPLL）提取位同步信息的方法，使得同步捕捉时间极大地缩短，在最坏条件下位同步捕捉时间将比传统方法快数十倍．简要地分析了该位同步实现方案的各项基本性能，并以实验测试验证了设计原理。     

数字锁相倍频环的噪声分析及最佳参数选择

为解决数字锁相环的噪声分析及最佳参数选择问题，本文从理论上对数字锁相环输出相位噪声方差进行了分析，并在锁相环输出相位噪声方差最小的最佳准则下证明其最佳参数选择为ξ＝１．从而为数字锁相环的设计与调整提供了可靠的理论根据。     

基于FPGA锁相环直流电机控制的研究

锁相环控制是直流电动机控制稳定性较高的一种控制方式．针对直流电机的控制，提出一种采用FPGA和锁相环相结合的数字控制技术．介绍了FPGA锁相环直流电机控制系统的结构和软件流程，主要分析了在FPGA中实现数字锁相环控制系统的方法和原理，讨论了二阶控制系统的形成．     

嵌入式数字锁相环的设计实现

以应急光通信系统为工程背景，设计一种基于FPGA技术的嵌入式数字锁相环．在论述数字锁相环的工作原理和功能的基础上，详细地给出了数字锁相环中数控振荡器的设计，并给出MAX＋PLUSⅡ环境下的验证结果．该锁相环采用FPGA作为核心器件，在片内实现了大多数逻辑，极大地减少了分立元件的使用，系统性能运行良好．     

基于步进和量化调整的数字锁相法快速位同步

针对传统超前-滞后型数字锁相环实现同步速度较慢的缺点,提出了一种基于步进和量化调整的数字锁相法的快速位同步方法。该方法在FPGA平台上,通过综合使用步进和量化两种方式,来控制每个工作周期中分频器的脉冲调整数量,利用本地高频时钟进行二级分频得到输出的位同步信号。仿真结果表明基于FPGA的位同步系统能够稳定、快速的完成位同步功能,在保证系统稳定性的同时,值极大地缩短了系统的同步建立时间。     

应用于全数字锁相环的动态器件匹配与低功耗鉴相技术

提出了应用于全数字锁相环的改进的动态器件匹配技术和低功耗鉴相技术.利用低功耗鉴相技术简化了传统的全数字锁相环的鉴相原理,发明出一种新型的数字鉴相器,降低了数字电路实现的复杂性,降低了功耗;同时,本文所述的应用于全数字锁相环的动态器件匹配技术,降低了电容的工艺偏差对锁相环输出调谐曲线的不利影响,优化了锁相环的性能.该全数字锁相环采用TSMC 0.13μm CMOS工艺进行设计,仿真结果表明,本文所述的低功耗鉴相器功能正确,可使全数字锁相环正确地锁定在2.4～5.2GHz,本文所述的基于改进算法的芯片中鉴相器部分具有传统架构鉴相器53.2%的功耗与66.5%的芯片面积.测试结果表明,动态器件匹配技术使振荡器的输出调谐曲线(本文指输出频率与DCO调制字码值的曲线关系)更加接近理想情况.     

基于VHDL的全数字锁相环的设计

叙述了全数字锁相环的工作原理,提出了应用VHDL技术设计全数字锁相环的方法,并用复杂可编程逻辑器件CPLD予以实现,给出了系统主要模块的设计过程和仿真结果。     

数字锁相环的ASIC设计

根据锁相环的特点，提出了利用ASIC算法设计数字锁相环DPLL。在对其进行严格数学推导和分析的基础上，在FPGA上得以实现。从原理上分析了稳态误差的减小和稳态建立的过程，最后给出了利用VHDL语言编程仿真的结果。整个系统的锁相环部分达到了锁定速度快、相位抖动小、锁定精度高的结果。     

基于FPGA的数字锁相环的设计与实现

本文介绍了当前广泛应用的数字锁相环的原理和基于FPGA的设计与实现方法,阐明了其基本工作原理和设计思想,给出了系统主要模块的设计过程和仿真结果;用可编程逻辑器件FPGA予以实现。     

舰载直升机“舰面共振”动力学分析

为了解舰载直升机舰面开车状态的动力学特性,以某舰载直升机为研究对象,建立了全机多体动力学模型、起落架液压缓冲系统模型和旋翼减摆器液压模型,进行了全机"舰面共振"动力学仿真分析。研究了舰船横摇角、舰船运动周期、旋翼液压减摆器参数对直升机"舰面共振"稳定性的影响。结果表明:在"舰面共振"状态,旋翼液压减摆器节流孔参数对舰载直升机机身振动幅值有较大的影响,随着减摆器节流孔孔径的增大,机身振动幅值大幅增加,直升机不稳定转速区扩大;舰船运动周期对机身振动幅值和不稳定转速区几乎没有影响;在不稳定转速区之外,舰船横摇角对机身振动稳态响应幅值的影响较明显。进入不稳定转速区后,由于自激振动影响,机身大幅振动,舰船横摇角对机身振动幅值的影响不再明显。     

浅谈如何构建数字化图书管理模式

信息时代,图书馆提供的馆藏资源越来越丰富,如何高效、准确地对馆藏资源进行整理、借还、盘点,成为困扰图书馆员的问题。数字化的图书管理形式能够有效地解决此问题。阐述了数字化图书管理模式的构成,探讨了数字化图书管理模式的模块以及各个模块之间的联系。     

35 kV输电线级联数字实时仿真模型

建立了35kV输电线正常运行状态级联集中参数数字仿真的数学模型,并在已知同步发电机、变压器和综合负载模型的基础上,进一步提出了适合于35kV馈电系统数字实时仿真的多模块耦合模型,同时给出了相应的数字积分方法。在奔腾Ⅲ500机上的运行结果表明,所提出的模型是正确的,选用的数字积分方法是合适的,并且能实时实现。     

基于Web技术的数字参考咨询服务平台设计与研究

阐述了数字参考咨询平台的概念、功能及关键技术。面向功能需求，设计了基于Web技术的体系结构，同时研究开发了主要功能模块，实现了系统的运行。     

电力系统正常运行动态多模块数字实时仿真

电力系统数学实时仿真中已广泛应用于多模块并行处理技术,针对两边带机双回传输线正常运行状态提出了新的多模块耦合模型,并给出了数字积分方法,通过对一个具体电力系统的仿真,在Ｐｅｎｔｉｕｍ Ｐｒｏ ＳＭＰ构成的并行处理系统上数字仿真结果表明,新的多模块耦合模型是正确的,所选用的数字积分法是适合于实时仿真的。     

基于VRML的虚拟实验室设计方法

介绍一种开发数字逻辑电路虚拟实验室的方法,并详细论述所采用的开发语言VRML、建模及交互控制方法.该系统的开发是对传统实验教学的创新,并可为开发其它课程的虚拟实验室提供通用的模块和技术参考.     

基于StarFabric互联的并行雷达信号处理机

提出了一种基于StarFabric互联的并行雷达信号处理机构架,并对其进行了建模,分析了StarFabric网络传输性能,设计了其中的数字信号处理(DSP)模块和其它模块.DSP模块集成8片C64x DSP和2 GB的存储容量;其它模块仅仅功能电路部分不同,互联接口完全相同.所提出的并行处理构架及设计模块已经成功应用于某SAR干扰信号处理中.     

一种高效的基四浮点蝶形运算模块研究

FFT是数字信号处理中的一种非常重要的算法，蝶形运算模块是FFT处理其中的重要构造模块，本文给出了一个高效的基四蝶形运算模块结构设计方案并进行了实验验证，验证结果证明，该结构利用蝶形运算中重复计算的特点，进一步节约了蝶形运算模块的资源。大大提高了运算模块的使用效率。     

低复杂度可变带宽全数字调制器

针对不同通信系统的不同带宽要求,提出一种低复杂度数字带宽可配置调制器(D-BCM),该调制器基于数字基带的可配置速率变换模块,其中可配置速率变换模块将多种不同输入码率转换为同一输出码率,使得后端数模转换(DAC)和射频调制(RF)与传统调制器相同。其核心部件可配置速率变换模块由两部分组成:第一部分是可配置速率变换的上采样单元;第二部分是单一的去镜像滤波器,且通过对多种去镜像滤波器的比较得出N yqu ist滤波器更适合低复杂度的实现要求。文中详细阐述D-BCM结构,并重点设计和实现可配置速率变换模块,最后在窄带系统中验证了调制器可行性。     

基于Verilog的量程自转换数字频率计

本文运用Verilog语言,采用自顶向下的电子系统设计方法,在QuartusⅡ5.0软件环境下,将设计的数字频率计分为5个功能模块分别是分频模块、控制模块、计数模块、锁存模块和显示模块,然后将这五个模块一起生成最终的顶层文件,利用CPLD器件实现了量程自转换,测量精度较高,可以正确显示的数字频率计的设计。