基于JPEG2000芯片的小波系数存储器设计

针对JPEG2000芯片设计中的完全小波系数存储占用大量存储器问题,在小波变换总体结构中对小波系数的LH、HL和HH子带采用双缓存的物理存储结构.为了解决由此产生的写覆盖,首先建立小波滤波器的时序模型,得到输入输出延时时钟数,根据此时钟数和缓存标志位的状态决定其输入地址发生器的地址产生,以实现可控的小波滤波器输出.在图像大小为256×256像素、码块大小为16×16像素时,与完全系数存储结构相比,该结构可节约片上存储器达576kb.通过对子带内小波系数的分布模型和缓存内的位平面数统计分析表明,该结构对编码并行性的影响较小,仿真实验同时证明了并行效率的降低不会超过2%.     

CarrierFS:基于虚拟内存的分布式文件系统

针对由于磁盘I/O的性能瓶颈,基于磁盘的分布式文件系统无法为海量小文件存储提供高数据吞吐率和低访问延迟这一问题,设计并实现了一个基于虚拟内存的分布式文件系统——CarrierFS,它将数据存储于虚拟内存中,利用磁盘备份数据.在实现元数据和数据可扩展存储的基础上,CarrierFS设计了监管者模块来保证系统的可靠性.对CarrierFS和HDFS进行了性能测试,实验结果表明,CarrierFS对大文件和小文件的读写速度都具有明显的性能优势.当文件大小为256 Mbyte时,CarrierFS的写入速度大约是HDFS的1.30倍,读取速度大约是HDFS的1.95倍.当文件大小为32 Kbyte时,CarrierFS的写入速度大约是HDFS的3.0倍,读取速度大约是HDFS的3.4倍.     

面向全分布式VLIW结构的部分互连研究

随着VLSI技术的发展,传统的采用了全互连网络的全分布式超长指令字结构的功能单元通信开销,成为制约着处理器频率增加和规模扩大的瓶颈.在分析应用程序特征的基础上,利用定义的5种通信模式提出了多种全分布式超长指令字部分互连结构,分析了由全互连结构变为部分互连结构通信方式上的改变,并完成了功能单元指派和通信调度等相关的编译调整.模型分析和实验数据表明,相比全互连结构,部分互连结构在程序性能些微降低的情况下,面积、功耗等资源开销大幅减少,并呈现出良好的可扩展性.     

林业资源数据集群的快速索引设计

设计一种快速索引以管理分布存储的林业资源数据, 通过大量独立数据节点共同负载数据请求, 减少数据访问过程的互斥, 实现了空间与属性数据的分布式存储并行访问. 实验结果表明, 基于目前的应用服务器集群, 应用该快速索引方法, 能以较低的改进成本提高整个数据集群的快速统计和更新能力.     

一种基于矢量基2×2的二维FFT高效结构

提出了一种基于时间抽取原位计算的高效并行的二维矢量基2×2快速傅里叶变换的硬件实现结构.该算法结构将N×N点数据分解为4个独立存储的部分来实现矢量基2×2蝶形计算单元4个操作数的并行访问,仅用一个二维分裂基蝶形运算单元对这4块数据进行二维矢量基快速傅里叶变换,利用无冲突访问方法完成对存储器的并行访问.推导出了该算法硬件实现结构下的各存储器数据地址存取公式和旋转因子的产生方法,并利用CORDIC算法实现旋转因子的产生来减少存储器的使用.该算法对N×N点数据进行二维离散傅里叶变换处理的时间仅为(N2/2)(lb N-1)个时钟周期,与以往算法计算时间的比较结果表明了该设计的有效性.     

65nm FPGA中基于位宽选择的高速Block RAM设计

针对高性能现场可编程门阵列(FPGA)应用中数据存储交换的高速、多种位宽配置需求,本文设计了一种基于数据位宽可调整的高速Block RAM,并将其嵌入自主研发的FPGA芯片中.在该FDP15芯片中,Block RAM采用65nm的1P10M层金属,核电压1.2VCMOS工艺技术,可以实现1bit×16k,2bits×8k,4bits×4k不带校验位和9bits×2k,18bits×1k,36bits×512带有校验位的6种位宽选择模式,3种写入模式的双端口独立工作.文中针对位宽配置选择功能提出了一种单元可重复的电路结构,同时采用模拟位线延迟反馈机制实现了Block RAM较高的工作频率.流片测试的结果表明Block RAM可以实现真正的双端口独立工作,其6种位宽模式和3种写入模式功能正确,开关参数延迟可以达到2.25ns,与Xilinx同等功能、规模的芯片Virtex-4中内嵌Block RAM相比,性能接近.     

一种用于JPEG2000的高效位平面编码电路

研究了JPEG2000编码芯片的核心模块——位平面编码电路.通过分析EBCOT编码原理、现有算法及硬件实现中存在的问题,提出了一种基于双上文窗口并行的EBCOT系数位建模方法的新型位平面编码电路架构,可以实时生成编码时所需的状态信息,在提高整体编码速度的同时节省存储资源.仿真结果表明,对于一个512×512的YUV图像,采用码块大小为64×64的方式编码,1个时钟周期可以处理4个样本,并且减少约16kbit的存储器需求.     

基于GPU的MIMO系统球形解码器设计

图形处理单元(GPU)可作为低成本并行可编程协处理器,提供高的计算吞吐量,非常适于大规模系统设计和仿真。为充分利用了GPU的并行处理能力,以加速MIMO无线通信系统的仿真,针对平坦衰落信道,设计了用于MIMO无线通信系统的固定复杂度球形解码器,并根据GPU的架构与存储特点,对实现进行了优化,减小了数据存取延迟和访问冲突。仿真结果表明,球形解码速度可提高近10倍。     

基于OptiConnect的分布式关系数据库互连的实现

OptiConnect是指在本地环境下多道系统之间提供高速互连的区域网络。分布式关系数据库是对关系数据库的一种扩展,它提供了对主机数据的远程工作单元访问和分布式工作单元访问两种访问形式。本文介绍了OptiConnect和分布式关系数据库的工作原理,并详细论述了基于OptiConnect的分布式关系数据库互连的实现。     

短距离作用势分子动力学并行计算研究

针对传统短距离作用势中链表存储数据结构所导致的非规则数据访问问题,提出了块-单元紧凑存储数据结构的解决方法.设计并实现了一个集成以上数据结构、基于实测的高维动态负载平衡方法的短距离作用势分子动力学并行软件.该软件已应用于高温高压微喷射模拟和液晶相模拟两个领域,可以在几百个处理机上模拟包含1×106~1×108个粒子的二维和三维问题,其中程序的并行效率在80%以上.与传统存储数据结构方法相比,本方法提高执行性能5%,其性能约为所用处理机峰值性能的15%以上.     

基于FPGA的高速大容量固态存储设备数据ECC的设计与实现

针对目前高速大容量固态存储设备中,影响数据存储可靠性的错"位"问题,设计和实现了一种基于FPGA的专用ECC (Error correction code)纠错方法.在读、写操作时分别对存储数据的行和列生成校验码,通过比较两次操作的校验码,对错"位"进行精确定位和纠错,纠错能力为1 bit/512 B.相比传统纠错算法,ECC纠错方法电路实现简洁,纠错能力强,易于硬件实现.实际运行结果表明,设计完全满足高速数据记录的需求,为大容量数据存储器的可靠性提供了重要保障.     

基于分簇结构的非对称随机密钥预分配方案

针对随机密钥预分配方案(简称为“EG方案”)只适用于平面结构及节点密钥存储开销较大等问题,提出一种基于分簇结构设计的非对称随机密钥预分配方案,簇头之间采用完全密钥共享技术,在分簇内部簇头和普通节点之间采用非对称的随机密钥预分配技术.该方案通过提升簇头和簇内普通节点共享密钥的概率建立簇内节点的安全连接,通过簇头节点的转发来实现簇间节点的安全连接.结果表明,相比EG方案,该混合密钥预分配方案在达到相同的安全连通度的情况下,可有效减少簇内节点的密钥存储开销.     

基于节点分簇的延迟容忍网络路由策略

延迟容忍网络中路由策略的效率受节点移动特性的影响,为了能够利用节点移动特性制定更加高效的路由策略,提出了基于节点分簇(clustering)的延迟容忍网络路由策略.根据节点接触概率提出了节点分布式分簇算法,将移动特性相似的节点组成簇,并且选择簇内的网关节点;制定了基于节点分簇的消息转发策略.仿真结果表明,相比已有的延迟容忍网络路由策略,所提路由策略能让延迟容忍网络具有更高的消息投递率,更低的平均投递时延以及更低的网络开销比率.因此,利用节点移动特性制定的节点分簇路由策略能够提高延迟容忍网络的性能.     

基于GPU的隐式不可压缩SPH流体模拟

提出一种基于图形处理单元(Graphic Processing Unit,GPU)的不可压缩流体并行模拟算法.该算法使用并行基数排序技术提升了邻居查找效率,同时使用了GPU上的片上高速共享存储器,将流体计算过程中所需用到的数据尽可能从GPU的全局存储器中拷贝至共享存储器中,减小数据访问延迟,提高模拟效率.实验结果表明,基于GPU的并行模拟算法可以大幅提高流体模拟程序的性能,与基于CPU的单线程实现相比,可以到达38.2倍的加速比.     

基于动态可调簇的无线传感网络能量感知数据存取算法

针对无线传感网中数据收集、存储和查询的需要,提出了一种基于动态可调簇的能量感知数据存取算法ACEDBA(Adjusted Cluster-based energy-aware Data Brokerage Algorithm).该算法将网络节点分成许多簇结构,簇内节点负责数据采集,簇首节点负责簇内数据的收集、汇聚和转发,数据可以集中存储,也可以分布存储在各簇首节点或本地存储.算法引入能量分级消耗机制,可动态选择和调整簇首节点,保证各簇首节点簇内数据存储和簇间数据转发查询的能量平衡.实验结果表明,与典型数据存取算法相比,该算法的节点能耗均衡、生命周期和查询成功率方面具有优势.     

一种高效存储多级二维9/7离散小波变换结构

针对JPEG2000图像压缩编码硬件实现中多级离散小波变换模块(DWT)与优化截断嵌入式模块(EBCOT)之间大量小波系数存储带来的缓存问题,提出了一种新型高效存储的多级二维9/7离散小波变换结构。首先,基于9/7小波变换提升算法,设计了可满足并行结构要求的基本处理单元,并在此基础上搭建了二维变换模块;然后采用一种新型的数据扫描方式,通过对图像分块并进行块间组合扫描,大幅降低了DWT模块与EBCOT模块间的小波系数缓存;最后根据数据扫描特点完成了非折叠结构多级二维小波变换模块的构建。仿真实验结果表明,三级9/7离散小波变换结构处理一幅大小为512×512像素的图像,对比已有硬件结构可节约存储资源40%以上。     

基于CTGAL电路的并行前缀加减法器设计

通过对钟控传输门绝热逻辑（Clocked Transmission Gate Adiabatic Logic,CTGAL）电路和加法器电路的研究,提出了一种基于CTGAL电路的绝热并行前缀加减法器设计方案。对依据此方案设计的几种并行前缀加减法器进行计算机模拟、分析和比较,结果表明：Ladner-Fischer并行前缀加减法器更适合用CTGAL电路实现,且与利用PAL-2N（Pass-transistor Adiabatic Log-ic-2NMOS）电路设计的绝热并行前缀加减法器相比,该加减法器的每个周期平均节省能耗约56%。     

JPEG2000中高性能低存储的小波变换结构

本文提出了一种JPEG2000中高性能低存储的小波变换结构。该结构通过扩展原始图像数据的精度和有效保护提升步骤中的系数尾数,改善了整型小波变换的性能,提高了图像压缩的质量。同时,为了克服硬件实现中的大量小波系数存储,提出一种码块条带的小波系数存储方案。对子带内的码块条带存储器进行重复利用和有效调度,从存储和功耗两方面减少了硬件资源。实验结果表明,对分辨率为512×512的图像进行小波分解,码块大小选为32×32,采用本文结构的小波系数存储与存储整图小波系数相比可减少80％。整个系统已通过FPGA验证,且综合时钟频率可达到150MHz。     

基于超长线状分簇结构的卡尔曼滤波融合算法

以应用于隧道结构健康监测的无线传感器网络为基础,针对长线形的隧道结构和分布式的节点布置,提出了超长线状多跳非均匀分簇结构.通过考虑节点剩余能量和优化簇头分簇半径,降低并平衡节点能耗.针对传感器数据冗余量大的问题,提出了基于超长线状分簇结构的分布式卡尔曼滤波融合算法.利用单节点不同时刻的数据,通过卡尔曼滤波器得到局部估计值,降低数据时间冗余度.在簇头节点端和汇聚节点端分别实现分布式卡尔曼滤波融合算法,降低数据空间冗余度,达到具有一致性的网络数据估计值.实验结果表明:该方法能有效实现超长线状分簇结构下的分布式数据融合,具有高可靠性和准确性.     

一种流程工业的分布式海量报警管理系统

提出了一种应用于流程工业的分布式海量报警管理系统,利用Hadoop平台的分布式可扩展特性实现了海量报警数据的可靠存储和高效处理.在数据存储层,通过合理的列式存储结构设计,实现了海量报警数据的分布式集群存储;在信息查询层,实现了类MapReduce过程的报警管理系统分布式并行查询模型;在功能应用层,根据业务需求实现了基本的报警管理功能模块.测试结果表明,面对海量报警数据的应用场景,基于Hadoop平台的分布式海量报警管理系统比传统报警管理系统具有更为出色的性能.