基于Hoey序列的QC-LDPC码构造方法

基于Hoey序列提出了一种列重为3,并环长至少为8的准循环低密度奇偶校验(quasi-cyclic low-density parity-check,QC-LDPC)码的新颖构造方法,该构造方法能避免短环的产生,有较好的纠错性能,可通过改变参数值进而改变码长和码率.对提出的构造方法进行了环长至少为8的证明,用Matlab搭建了通信系统的仿真模型,并在此模型基础上对基于该构造方法构造的QC-LDPC(900,452)码进行了仿真分析,仿真平台是在高斯白噪声(additive white Gaussian noise,AWGN)信道下,调制方式为二进制相移键控(binary phase shift keying,BPSK)调制,译码算法为和积算法(sum product algorithm,SPA).仿真结果表明,当误码率(bit error rate,BER)相同时,利用该构造方法所构造的QC-LDPC(900,452)码的净编码增益(net coding gain,NCG)比基于等差数列(arithmetic progression sequence,APS)构造的QC-LDPC(896,452)码以及基于最大公约数(greatest common divisor,GCD)构造的QC-LDPC(900,453)码的NCG都提高了,且所有码的码率均为0.5.     

基于Fibonacci-Lucas序列构造大围长QC-LDPC码的方法

基于斐波那契-卢卡斯序列并结合三角旋转法提出一种围长至少为8的斐波那契-卢卡斯准循环低密度奇偶校验(fibonacci-lucas quasi-cyclic low-density parity-check, F-L-QC-LDPC)码的构造方法。该方法所构造的F-L-QC-LDPC码不存在四环和六环,计算复杂度低,硬件实现简单且节省硬件存储空间,具有优秀的纠错性能。仿真结果表明,当误码率(bit error rate,BER)为10-6时,该方法所构造的码长为2 700且码率为0.5的码型,相较于基于Fibonacci数列并结合三角旋转法构造的同码长码率的QC-LDPC(2 700,1 352)码,净编码增益(net coding gain,NCG)提高了约1.0 dB,相较于基于卢卡斯数列大围长构造方法构造的QC-LDPC(2 700,1 353)码,NCG提高了约1.6 dB。且同样条件下,该方法构造的码长为2 580且码率为0.5的码型与基于等差数列构造的QC-LDPC(2 580,1 292)码相比,NCG提高了约1.0 dB。     

基于等差数列的QC-LDPC码构造方法

提出了一种可进行快速编码的准循环低密度奇偶校验(QC-LDPC)码构造方法.首先利用等差数列(AP)得出基矩阵,然后使用循环置换矩阵(CPM)行列循环移位和修饰技术对其进行改进,最后得到校验矩阵,且该矩阵具有大围长和新型准双对角线结构的特点.仿真结果表明:在相同条件下,当误码率(BER)为1×10~(-6)时,相比基于局部优化搜索(LOS)算法构造出的LOS-QC-LDPC(3112,1556)码、大列重(LCW)低复杂度的LCW-QC-LDPC(3110,1555)码、基于Mackay算法构造的Mackay(3110, 1555)码和基于最大公约数(GCD)算法构造的GCD-QCLDPC(3110,1555)码,所构造的码率为0.5的AP-QC-LDPC(3110,1555)码的净编码增益(NCG)分别提高了约0.29,0.37,0.54,0.65 dB,其纠错性能较好,且具有编码复杂度低和可快速编码的优点.     

基于Stanley序列的QC-LDPC码新颖构造方法

针对准循环低密度奇偶校验(quasi-cyclic low-density parity-check,QC-LDPC)码的短环结构会严重影响码字纠错性能的问题,基于Stanley序列(Stanley sequence,SS)提出一种围长至少为8的QC-LDPC码新颖构造方法。从Stanley序列中选取某些特定元素构成一个呈递增关系的集合,利用穷举算法搜索出满足无环4和环6条件的元素得到另一个递增集合,构造相应的指数矩阵,得到其奇偶校验矩阵。仿真结果表明,在误码率(bit error rate,BER)为10^-6时,所构造的SS-QC-LDPC码与同码率码长的其他QC-LDPC码码型相比,其净编码增益均有一定提升,因而其纠错性能较好,且无错误平层现象。此外,该构造方法的计算复杂度较低。     

基于GPU的高吞吐量QC-LDPC码编码器实现

目前准循环低密度奇偶校验(quasi-cyclic low-density parity-check,QC-LDPC)码快速编码普遍采用现场可编程逻辑门阵列(field programmable gate array,FPGA)、专有电路(application-specific integrated circuit,...     

基于偏移量周期填充的QC-LDPC码构造方法

准循环低密度奇偶校验卷积(QC-LDPC-C: Quasi-Cyclic Low Density Parity-Check Convolutional)码其校验矩阵的构造需避免4环,且不考虑结构特点的直接构造会使构造的计算复杂度呈指数增长.为此,提出QC-LDPC-C码的基于子矩阵偏移量周期性填充的构造方法.该方法利用...     

QC-LDPC码编码器的FPGA实现

准循环低密度奇偶校验(QC-LDPC)码具有优异的纠错性能,已被纳入空间数据系统咨询委员会(CCSDS)的近地轨道通信标准。分析了QC-LDPC码的特点,提出一种基于生成矩阵的编码方法。该方法利用循环矩阵特性简化生成矩阵的存储模式,减少了资源消耗,同时利用循环移位寄存器和累加器实现矩阵乘法,降低了编码算法复杂度。在Xilinx xc4vsx55 FPGA上,采用VHDL语言实现了CCSDS标准中(8176,7154)LDPC编码器的设计。仿真结果表明,设计的编码器资源占用较少,吞吐量约为228 Mbit/s。     

基于偏移量周期填充的 QC-LDPC 码构造方法

准循环低密度奇偶校验卷积 (QC-LDPC-C: Quasi-Cyclic Low Density Parity-Check Convolutional)码其校验矩阵的构造需避免 4 环,且不考虑结构特点的直接构造会使构造的计算复杂度呈指数增长。为此,提出QC-LDPC-C码的基于子矩阵偏移量周期性填充的构造方法。该方法利用基校验矩阵的周期性,首先填充基校验矩阵中确定的子矩阵部分,以实现快速编码,而后在基校验矩阵的随机子矩阵的构造中采用子矩阵偏移量的优化选择,使每次位置选择并周期性填充后获得的矩阵能满足无 4 环的扩展矩阵结构,得到扩展后无4 环的基校验矩阵,从而令扩展后的校验矩阵的围长至少为 6。将具有不同参数的 LDPC-C 码与基于该方法构造的QC-LDPC-C码进行测试和比较,实验结果表明,后者可获得较好的译码性能,同时编译码复杂度较低。     

基于模数哥隆尺的新颖eALT-QC-LDPC码构造方法

基于模数哥隆尺,提出一种扩展近似下三角阵结构的准循环低密度奇偶校验（extending approximate lower triangular structure-quasi cyclic-low density parity check,eALT-QC-LDPC）码新颖构造方法,该方法无需计算机搜索即可完全消除长度为4,6,8的短环,通过设置不同的参数即可构造出多种码型。所提出的构造方法在确保线性编码复杂度前提下,大大改善了码字性能。仿真结果表明,所构造的码率0.66的eALT-QC-LDPC（5 913,3 952）码,码率0.63的eALT-QC-LDPC（3 648,2 289）,码率0.5的eALT-QC-LDPC（1 116,565）以及eALT-QC-LDPC（684,349）码的纠错性能比同码率码长度分布的渐进边增长（progress edge growth,PEG）码和围长至少为8的同码率码长的QC-LDPC码都得到了一定程度的改善。其中码率为0.5的eALT-QC-LDPC码与IS-GPS-800协议中随机构造的LDPC码误码率性能比较接近,但所构造的新eALT-QC-LDPC码编译码易实现,极大地降低了存储空间,对导航系统信道编码方案具有重要的参考价值。     

基于浅海水声信道的原模图LDPC码的设计与分析

针对浅海水声信道所带来的信号干扰和失真,研究了结构简单、纠错性能优秀、实现复杂度低的原模图(protograph-based low density parity check,PLDPC)码,发现在原模图中引入度为1的变量点以及均匀化基础矩阵行重这2种方法均可以提高PLDPC码在浅海水声信道下的性能,并在此基础上提出了新的PLDPC码设计准则。进而在浅海水声信道下,利用PEXIT(protograph extrinsic information transfer)理论分析方法,对基于不同设计准则的PLDPC码的门限值进行了分析。理论分析及系统仿真结果均表明,在所提出的准则约束下,设计出的PLDPC码在浅海水声信道下的性能优于传统PLDPC码。     

CRC辅助PC-polar码的新颖编码算法

针对奇偶校验极化(parity-check polar, PC-polar)码中奇偶校验码检错效率低而导致纠错性能不佳的问题,提出了一种循环冗余校验码辅助PC-polar码的新颖编码算法。用奇偶校验(PC)比特和高汉明权重的冻结比特替换低汉明权重的信息比特来优化极化码的距离谱,并结合5位循环位移寄存器优化PC码的校验函数,再在PC-polar码中加入检错效率较高的循环冗余校验(CRC)码,最后通过控制变量法确定了2种校验码的数量。仿真结果表明,该算法构造的CRC-PC-polar (CRC8, PC6)码在误块率(BLER)为10^-5时,与PC-polar码、CRC-polar码和segmented-CRC-polar码相比分别有0.4 dB、0.1 dB、0.2 dB的净编码增益。由此可知,提出的算法能够改善PC-polar码的纠错性能。     

汉明(Hamming)码及其编译码算法的研究与实现

从差错控制编码理论的基本思想出发,在简要介绍汉明码编译原理的基础上,采用线性代数的方法,以矩阵为基本分析与设计工具,重点探讨了汉明码纠错的软件实现算法。并使用VB编制了程序,验证了算法的可行性,从而达到理论与实践的相融合。     

MPEG-2 AAC缩放因子的算术编码方法

Huffman码的码字只能由整数比特逼近符合的熵,同时它的母符概率模型要做自适应调整非常困难,为克服这些局限进一步提高编码效率,提出用算术编码对先进音频编码器（AAC）的缩放因子进行无损编码,实验验证了该方法的可行性和有效性,表明算术编码在音频编码中具有良好的应用前景。     

QC-eIRA码的构造及其变码率编码器FPGA实现

针对非规则重复累积码(extended irregular repeat-accumulate,eIRA)校验矩阵中H1矩阵的随机性,提出采用有限域构造H1矩阵的方法,并构造出了几种高码率码型.新构造码型既保留了eIRA码特殊的结构,同时又具有准循环LDPC码(quasi-cyclic low density pari...     

基于矩阵分解的有限几何LDPC码的研究

随机构造的LDPC（low density parity check codes）码长的增加,所需存储空间过大,编码复杂度过高.针对该问题,研究了具有代数结构的有限几何LDPC码.基于有限域几何空间的点和线来构造校验矩阵,并通过矩阵行列分解得到不同码率、码长的非规则QC-LDPC码.该类LDPC码是准循环码,其编码复杂度与码长成线性关系,对应的Tanner图没有4环存在.仿真结果表明：MSK调制、AWGN信道条件下,该类码与类似参数的随机码相比较,当信道误码率为10-6时,译码增益约为0.05～0.15dB.     

一种基于RAM的QC-LDPC码新颖编码架构研究

为了提高LDPC编码器的数据吞吐率,提出了一种基于RAM的改进型准循环LDPC码(quasi-cyclic low density parity-cheek,QC-LDPC)的编码器实现方法.采用RAM存储校验位,并引入指针来指示RAM的地址方法.从而取代传统编码架构中的移位寄存器,使编码过程通过对RAM的读写操作实现,校验位序列也通过对RAM的读操作串行输出.由于该编码器没有使用移位寄存器以及并串转换电路,从而大幅度节约了硬件资源并提高了数据吞吐率.     

一种双码率90°旋转不变TCM－QAM方案

提出了一种适用于慢变信道的双码率ＴＣＭ－ＱＡＭ系统方案，该方案有较高的编码增益，同时满足９０°旋转不变要求．