基于CORDIC算法的直接数字频率合成器实现方法

提出了一种基于CORDIC算法的改进直接数字频率合成（DDFS）的实现方法，应用CORDIC算法替代了庞大的传统正弦函数ROM，输出高质量的信号。该方法使DDFS易于在FPGA等器件内实现。     

基于CORDIC算法的直接数字频率合成器

在传统的直接频率合成器（DDS）中，相位到幅度的转化是通过相位码寻址只读存储器（ROM）来实现的。随着微电子技术的进步，用实时计算来代替ROM查找表已成为可能。文章讨论了应用CORDIC算法计算正弦值时旋转方向的确定方法以及CORDIC算法在DDS中的应用，为基于可编程器件设计DDS系统提供了有益的参考。     

基于FPGA直接数字频率合成器DDS的设计

本文利用FPGA器件实现了DDS系统中的关键部分DDS核,所设计的DDS核,由相位累加器和波形数据表组成,可以实现产生任意波形。FPGA器件作为系统控制的核心,其灵活的现场可更改性,可再配置能力,对系统的各种改进非常方便,在不更改硬件电路的基础上进一步提高系统的性能。     

基于FPGA的直接数字频率合成器的设计

为了实现幅值和频率在一定范围连续可调,频率步进达到1Hz以下信号发生器的设计.采用直接数字频率合成技术(DDS),介绍根据直接数字频率合成技术组成及原理,给出了基于可编程逻辑器件FPGA及相应EDA软件QuartusⅡ实现DDS的具体设计方案及编程实现方法.通过改变设计参数可以调节所产生波形频率和幅度;通过改变ROM查找表中波形数据可以产生任意波形.利用FPGA器件设计DDS,大大简化了电路设计过程,缩短了调试时间,并为修改、添加DDS的功能提供了方便.     

直接数字频率合成器镜像频率的应用

直接数字频率合成器作为一种全数字器件,应用起来十分方便,但其输出的频率上限较低,使它在应用上受到了一定的限制.对直接数字频率合成器进行研究分析基础上,扩展其频率输出上限,具有十分重要的意义.介绍了直接数字频率合成器的基本原理,分析了理想情况下它的输出频谱,提出一种利用直接数字频率合成器镜像频率来提高输出频率上限的方法,并通过理论分析及仿真实验来给予验证.实验结果证明,通过加入带通滤波器和放大器可以提取出稳定的镜像频率进而利用.     

数字频率合成器的设计与实现

本设计利用FPGA芯片实现直接频率合成器（简称DDS）系统电路的核心部分,采用VHDL硬件描述语言完成对DDS核心电路中各个模块的设计,并设计了与DDS系统相对应的外围硬件电路。这样设计的合成器能够利用8MHz的参考时钟信号合成出频率在O～500KHz的正弦波和余弦波。由于FPGA芯片具有现场可编程的特性,所设计的DDS能够根据不同的要求进行灵活改进,同时具有高集成度、运算速度快、低功耗的特点。     

基于FPGA的直接数字频率合成器的设计实现

介绍了用 Altera公司的 FPGA器件 ( F L EX10 K2 0 )实现直接数字频率合成器的工作原理、设计思路及如何与 Matlab软件接口进行设计验证     

基于DSP的直接数字频率合成

讨论了采用数字信号处理方法实现直接数字频率合成的原理，给出了用数字信号处理芯片（DSP）实现的软件流程和硬件框图，利用DSP实现的直接数字频率合成器具有输出的频率种类多，频谱好及硬件结构简单可靠等特点。     

直接数字合成器的设计

直接数字合成是先进的频率合成技术,给出了直接数字合成器的设计方法和实现技术。     

直接数字频率合成器(DDS)的实现方法

分析了直接数字频率合成器的基本算法和误差。研究了用可编程逻辑器件实现直接数字频率合成器的方法。提出了工程应用中注意的问题     

基于CORDIC算法的改进NCO实现技术及其性能分析

介绍一种基于协调旋转数字计算机(coordinate rotation digital computer,CORDIC)算法的改进数字控制振荡器(numerical controlled oscillator,NCO)的实现方法.应用CORDIC算法替代传统正弦函数ROM查找表,可以显著减少存储量,有效提高资源利用率.分析了改进NCO方法的具体设计参数对误差性能的影响,并进行MATLAB仿真、现场可编程门阵列(field programmable gate array,FPGA)实现,得到综合后的仿真波形,结果产生高精度的输出信号,达到预定的设计要求.     

基于CORDIC算法的通用调制器的FPGA设计与实现

介绍了CORDIC算法的基本原理,利用计算正弦值的CORDIC算法设计了通用调制器。使用MATLAB/Simulink、DSPBuilder和Quartus II进行系统模型的搭建和波形仿真实现,结果表明CORDIC算法可以减少硬件复杂度和芯片面积,并验证了本文提出的通用调制器方案是可行的。     

基于FPGA的直接数字频率合成信号发生器的设计

介绍了利用现场可编程逻辑门阵列(FPGA)实现直接数字频率合成信号发生器(DDS)的原理,重点介绍了DDS技术在FPGA中的实现方法以及数控振荡器(NCD)的ROM查找表设计和相位累加器设计,给出了采用FPGA芯片进行直接数字频率合成信号发生器的仿真结果以及系统顶层设计原理图.     

CORDIC算法在捷联导航系统姿态解算中的应用

在传统CORDIC算法的基础之上,通过增加迭代次数,对迭代参数进行优化筛选,提高了运算精度,通过在Altera公司NiosⅡ处理器中增加自定义指令的方式完成了硬件实现.最终将其运用到了捷联导航捷联姿态解算算法中,使解算结构得到简化,速度得到提升.     

基于CORDIC算法的磁编码器设计

利用两轴正交全桥GMR传感器芯片SAS012产生两路正交信号,并利用Cyclone系列FP-GA芯片EP1C6PQ240设计了一台磁编码器原型机.由于设计中采用了流水线结构的CORDIC算法,能很好地满足系统实时性要求,并进一步在FPGA中进行了数字滤波.在原型机上的实验测试结果表明,该磁电编码器8倍频输出结果稳定.     

基于CORDIC算法的FPGA实现

在介绍传统的直接数字频率合成(DDS)技术和坐标旋转数字计算机(CORDIC)算法原理的基础上,就如何选择CORDIC算法的参数进行分析,并给出了推导过程。设计了一种基于高速并行流水线结构CORDIC算法的正弦信号发生器,在QuartusⅡ和Modelsim平台上综合和仿真表明,时钟频率可达205 MHz,误差在10-5数量级。给出了FPGA设计的具体过程,软件仿真结果和硬件应用结果。