地震勘探数字滤波芯片CS5376与FPGA的接口设计

该文阐述了高度集成的地震信号采集单元的工作原理,重点研究采集单元主控制器FPGA和地震信号滤波芯片CS5376的接口设计。介绍2种数据接口方案:FPGA的SPI接口分时复用,即同时用作命令通道和数据通道;基于FPGA硬件逻辑用VHDL语言自行设计的专用串行数据接口(SD口)。测试表明,这2种方案都能实现FPGA和CS5376之间可靠的数据传输,自行设计的SD接口具有更高的数据传输率,但是结构比较复杂。     

基于FPGA的SDI接口的设计与实现

串行数字接口(Serial digital interface,SDI)是目前应用最广泛的视频接口,使用单根同轴电缆串行传输未经压缩的数字视音频信号.鉴于以往的SDI接口实现方法有成本高、灵活性低这些缺点,本文采用了一种基于FPGA的SDI接口设计与实现方法.主要阐述了SD SDI接口的设计思想,分析了接口的总体结构,并具体介绍了各个模块的功能.完成了部分主要功能模块的程序设计,并针对一种特殊数据输入情况,对编码解码模块建立仿真模型.仿真结果验证了特殊情况下数据恢复的正确性,进一步表明了一般数据输入时整体设计方案的正确性和可行性.     

基于USB2．0的高速实时图像数据采集系统

为了实现高速且实时的图像数据的采集，设计了以FPGA为控制器的基于USB2．0的图像数据采集系统。该数据采集系统可应用于常用的工业总线标准RS-422、串行数据总线标准RS-232以及1553B总线的图像数据采集。在具体使用中，数据为两个通道RS-422总线标准串行输入的图像数据。通过FPGA内部编程实现数据串转并，异步数据的接口，以及系统的时序与功能的逻辑设计。系统与主机之间采用了cypress的EZ—USB FX2的USB2．0的接口芯片Cy7c68013，该芯片包括slave FIFO和GPIF两种工作模式，文中也探讨该两种工作方式之间的异同以及优劣。     

Camera Link硬件接口电路设计

介绍了Camera Link接口的工作原理及Camera Link协议的主要内容,阐述了Camera Link硬件接口电路的设计方案.接口电路为图像采集卡的前端部分,主要功能为低压差分信号(LVDS)至CMOS/TIL(LVCMOS/LVTTL)信号的转换,相机控制和图像采集卡与相机间的串行通信.系统以FPGA为主控制器,通过实验实现了上述功能,完成了Camera Link接口相机图像的采集和显示.     

基于SRIO的FPGA间数据交互系统设计与应用

基于时分长期演进(time division long term evolution,TD-LTE)射频一致性测试系统中数据交互的分析研究,为了很好地满足现场可编程门阵列(field programmable gate array,FPGA)间的大容量数据交互,设计了一种高速的嵌入式技术串行高速输入输出口(serial rapid IO,SRIO),实现2块FPGA芯片间的互连,保证在TD-LTE系统中上行和下行数据处理的独立性和交互的便捷。基于Xilinx公司的Virtex-6系列XC6VLX475T芯片,给出了SRIO接口的整体性设计方案,经过ModelSim软件仿真,确定适合项目需要的数据交互的格式类型和事务类型,对接口代码进行综合、板级验证、联机调试等,在ChipScope软件上对比分析数据传输的正确性,通过测试模块统计比较发送和接收信号的误比特率,确定了SRIO接口在高速数据传输的稳定性和可靠性,成功验证了SRIO接口在FPGA之间数据的互连互通,并将该方案作为一种新的总线技术应用于TD-LTE射频一致性测试仪系统开发中。     

基于FPGA 的1553B 总线的接口设计

针对传统应用飞机内部时分指令/ 响应型多路串行数据总线(MIL-STD-1553B: Military Standard 1553 Bus)需要大量外围芯片的问题, 在研究MIL-STD-1553 总线协议的基础上, 实现一种以现场可编程逻辑器件(FPGA:Field Programmable Gate Array)为核心的1553B 接口模块。综合分析了FPGA 控制1553B 总线的原理和过程,
给出了FPGA 控制通用串行总线(USB: Universal Serial Bus)的实现方法。采用变压器耦合的方式, 通过HI-1567转换器, 将信号送入FPGA 中, 利用FPGA 内部丰富的逻辑资源完成对总线数据的采集、编解码以及与PC(Personal Computer)机的通信, 并将FPGA 接收到的数据信息显示在PC 机上。实验结果表明, 该设计方案完
成了总线数据的发送和接收, 实现了总线数据的正确传输, 不但减少了大量的外围电路, 而且提高了系统的可靠性和实时性。     

分布式光纤振动传感信号数据采集系统设计

 针对大型周界安防预警系统,提出了一种分布式光纤振动传感信号采集系统设计,主要基于ARM+FPGA的嵌入式平台实现。根据分布式光纤振动传感信号的特点,数据采集系统以FPGA为主控制器,实现了脉冲波和连续波的双通道并行信号采集。FPGA接收ARM传送控制命令,采集硬件信号控制采样芯片AD9430和AD9203转换的数字信号,并将采集到的数据暂存于利用FPGA的IP核生成的FIFO缓存中,等待传送给ARM处理器。ARM处理器主要负责提供前端FPGA采集的各种参数并接收FPGA发送过来的数据。该数据采集系统中,ARM处理器和现场可编程门阵列FPGA的互联接口的设计是关键,主要是在内核层设计FPGA设备驱动,利用ARM的外部总线接口完成数据的传输。将数据采集系统应用于光纤监控预警安防系统,可以检测到脉冲波和连续波信号,提高系统实时性,为分布式光纤安防预警系统的研究提供了基础。     

基于STM32与FPGA的信号采集电路设计

为打破实际应用过程时信号采集电路中人为参与的局限,以嵌入式系统作为数据采集的应用平台,提出了一种基于STM32与FPGA相结合的武器装备信号采集电路设计方案.研究了PPI显示器信号采集电路的信息采集模式,对信号采集过程的总体流程进行重新规划;详细阐述了单片机部分设计思路(包括数据传输模式、FSMC总线)以及利用FPGA实现的数据锁存模块、双向缓冲选通模块、MAX196控制模块、差值测量模块的设计方法;针对信号采集电路进行差值测量试验,通过计算采集信号时的时间差来计算信号时序.仿真结果表明,单片机能够解算信号间的距离,相关接口模块的时序性和交互性得以提升,这证明信号采集总体方案具有实际价值.     

基于线性光耦HCNR201和RS-422的固态存储器的设计与实现

设计一种基于线性光耦HCNR201和RS-422总线接口的新型采集存储固态存储器,用于实现模拟量的采集和数字量的接收。采用HCNR201构成光耦隔离电路隔离2路0~5V模拟电压,由FPGA控制AD对其采编,同时应用RS-422接口电路接收1路PCM码流数据,将其混合编帧后转存写入FLASH中。重点阐述了固态存储器的硬件电路设计、FPGA逻辑设计与关键技术的解决方案。实际测试表明,该固态存储器能够准确采集接收2路模拟量与1路PCM数字量信号,存储数据完整可靠。     

基于FPGA的高速数据传输方案设计与实现

为解决目前信号处理系统中数据传输的瓶颈问题,设计并实现了一种基于可编程门阵列(field programmable gate array,FPGA)的高速实时数据传输方案。该方案借助Xilinx FPGA的ChipSync技术,稳定地完成了数据的串化/解串,以及通信链路相对延迟的精确测量和调整。同时,利用提出的数据传输同步方法-系统同步和串行低压差分信号(low-voltage differential signaling,LVDS)总线技术实现板卡间大量数据的高速传送,有效地保证了多通道传输的同步性和可靠性,并大大降低了系统互联的复杂度和系统成本。     

视频图像采集及网络传输系统的设计

为满足特殊行业对高分辨率视频监控的需求,设计一种基于FPGA(Field Programmable Gate Array)的视频图像采集及网络传输系统.采用IIC (Intel-Integrated Circuit)协议,利用FPGA实现对图像传感器寄存器的配置,图像传感器输出分辨率为1024×768、帧率为8 Hz、...     

基于FPGA的模数混合编帧的采集系统

介绍了一种以FPGA为核心逻辑控制模块的数据采集系统的设计。设计中采用了16位的AD8405作为模数转换器,FPGA作为中心逻辑控制模块,对弹上的不同速率的模拟信号与接收的数字信号进行采集,并将采集的信号通过数据帧格式的形式混合编帧和存储,再通过串口完成与上位机的通信。FPGA模块采用VHDL语言进行设计。该系统在测试状态下通过地面测试系统对该采编器的采集过程进行实时监测,并对其功能进行检测。     

基于PCI9054的PXI总线接口设计

本文介绍了一种基于PCI9054的PXI接口方案,该方案采用PCI接口芯片加FPGA的结构,较大的发挥了FPGA的灵活性,同时也降低了PXI总线接口设计的难度。给出了该方案实现的具体器件选型,对PCI接口芯片PCI9054的特点进行了介绍,对FPGA设计中的关键信号也进行说明。     

多路高速互连信息处理系统及其FPGA实现

针对复杂嵌入式计算领域对多通道数据传输的速率和规模需求越来越高,给出了一款基于VPX的多路高速互连信息处理系统的整体原理设计;该系统的核心组件有3片FPGA、1片PPC和1片SRIO,为了实现板内外多路10 Gbps高速信号通信,利用高性能FPGA的大量高速收发器,进行了合理的功能设计、GTH时钟设计和主机端加载设计;最后FPGA板内板间GTH测试表明,该系统很好地实现了板间96路10 Gbps高速数据信号接收、56路10 Gbps高速数据信号发送、12路10 Gbps高速数据光信号发送、板内32路10 Gbps高速数据信号互连;该系统具有高集成度、高带宽、高速率等特点,经实验测试,其性能稳定,具有良好的实践效果。     

一种串行高速芯片互连接口逻辑设计与实现

在计算机系统中,总线技术对整个系统的性能和功能都有直接影响,通过研究高速信号传输的特点,分析串行高速芯片互连协议,实现了一种串行高速芯片互连接口逻辑,并实现了FPGA平台的与处理器互连和芯片间互连的验证。最终达到了设计性能要求和可靠性要求,互连接口数据传输速率达到6.4GT/s。     

基于PCI总线的四通道音频高速播放设备的设计

论述了一种不同于一般声卡的音频播放设备,它实现了两个立体声音频数据的同步高速传输与转换,用以驱动高速音频录制设备,其实质是基于PCI总线的4通道（16位／通道）同步高速D／A转换卡．本文详细讨论了该设备的硬件设计原理,采用大规模可编程芯片与专用接口芯片相结合实现高速数据传输,满足了速率高达128倍标准音频播放速率的高速播放要求．同时论述了软件设计方法,重点阐述了PCI接口的WDM模式驱动程序的设计．采用本文方法设计的高速播放设备无需专用存储器,利用计算机的内存存放音频数据,可以充分利用计算机的资源,在降低成本的同时,更便于随计算机升级而提高系统性能．     

基于FPGA技术的AC-Link数字音频编/解码的VHDL设计

基于FPGA技术的音频编／解码系统采用AC’97(Audio Codec)标准,传输48kHz固定取样率的PCM信号．系统的AC—Link接口在FPGA中以VHDL模块进行设计,这种设计方法可以缩短设计周期,提高设计的可靠性和效率．