PCI接口卡中的DMA传输模块软硬件设计

介绍了一种PCI接口卡中DMA模块的软件和硬件设计,该设计硬件部分基于Altera公司的FPGA芯片实现,软件驱动部分通过DriverStudio和WinXPDDK软件在VC＋＋6．0环境下开发完成。该系统不仅可以实现计算机和PCI卡上本地数据信号的高效双向交换,并且为应用层软件的编写提供了方便的接口函数。     

多通道高精度AD芯片AD7656在捷联惯性导航系统中的应用

介绍了AD7656的主要功能与特点，并以其在微小型捷联惯性导航系统的应用为例，介绍其在捷联惯性导航系统数据采集中的具体应用方法．给出了与FPGA（现场可编程门阵列）接VI电路和实现采集的有限状态机的AD7656的VHDL部分程序．     

一种基于虚拟仪器的听刺激器系统的设计

介绍了一种用于听诱发反应的听刺激器的设计。传统刺激器通常分为软件刺激和硬件刺激两种,存在精度难以保证和刺激方案有限等问题。本系统基于虚拟仪器设计,软件部分采用LabVIEW(laboratory virtual instrument engineering work-bench)开发,提供使用界面和各类刺激的编辑;硬件部分用PCI6221采集卡作为信号输出,接D类音频功放提高系统的驱动能力。实验表明,本系统可以提供高精度的刺激信号,同时可以任意设置刺激波形,失真度低,能够满足大多数听诱发反应实验的要求。     

基于FPGA的PCI接口中的DMA传输模块设计

本文介绍了PCI接口卡中DMA部分的设计,硬件部分的设计基于Altera的FPGA芯片EP1C6Q240C8芯片实现,PCI卡驱动部分通过DriverStudio和WinXPDDK软件在VC++6.0环境下开发完成.该系统可以实现由PCI卡向计算机进行高速数据传输,稳定传输数据率至少达到64Mbit/s,硬件资源利用合理.     

嵌入式数字系统应用平台的硬件系统设计

探讨了基于嵌入式Linux的数字系统应用平台的硬件系统设计以及硬件系统配置、高速数字电路设计及PCI总线设计.选取高性能处理器MPC8241作为系统硬件核心,依据处理器特点,设计了平台主板NetE8241,板上包括CPLD可编程I/O、PCI总线接口和10/100M以太网口,可以充分实现平台网络化、模块化和图形化的硬件功能.     

基于PCI总线的高速多通道数据采集与存储

介绍了工业CT的基本原理及其数据采集系统的发展现状、PCI总线控制器专用芯片S5933的结构、功能及工作原理,在此基础上,利用MAX＋PLUSII、PROTEL 99SE和VHDL硬件描述语言等电路设计工具,设计出了用S5933 PASSTHRU通道和FIFO（First In First Out）通道构建的两种基于PCI总线工业CT多通道数据采集系统．     

基于PCI总线的数据传输系统设计

主要研究基于PCI总线的数据传输系统.该系统的硬件电路主要由PCI总线目标接口芯片PCI9052、外围存储器以及串行EEPROM组成.重点介绍了串行EEPROM的配置方法,并给出了利用DriverStudio2.7和VC 开发的PCI接口的驱动程序.     

红外扫描相机高速图像数据采集和存储系统设计

介绍了一种基于PCI总线的高速图像数据采集和储存系统的设计方案。采用一片FDGA控制FIFO芯片以及PCI9054芯片逻辑。采用FIFO缓存使得采集系统的结构简化。给出了PCI总线控制器的实现和具体硬件电路设计,最后介绍了基于Driver Studio的图像采集系统软件设计。     

轴类零件中心孔加工技术相关问题分析

本文主要介绍了轴类零件中心孔加工技术设计相关问题,分别从系统机械部分改装设计,硬件控制方案设计和系统软件设计三个方面介绍总体设计思想,另外最后阐述了这里利用PCI总线技术,设计控制系统来实现工件中心孔加工的控制过程。     

PCI接口芯片在X光谱测量系统中的设计与实现

在X光谱探测中,采用PCI数据总线作为传输通道能够有效实现数据采集的高速实时性.论文介绍了PLXtech公司的PCI总线目标接口芯片PCI9030的功能、特点,尔后对利用PCI9030接口芯片进行X光谱测量系统中高速数据采集卡的硬件和软件设计进行了详细阐述,并利用所研制成的测量系统,得到了实测的X光谱谱线,达到了预期的应用研究目标.     

Research on variable block size motion estimation algorithm for airborne image

A fast motion estimation algorithm for variable block-size using the ＂line scan and block merge procedure＂ is proposed for airborne image compression modules.Full hardware implementation via FPGA is discussed in detail.The proposed pipelined architecture based on the line scan algorithm is capable of calculating the required 41 motion vectors of various size blocks supported by H.264 within a 16 × 16 block in parallel.An adaptive rate distortion cost function is used for various size block decision.The motion vectors of adjacent small blocks are merged to predict the motion vectors of larger blocks for reducing computation.Experimental results show that our proposed method has lower computational complexity than full search algorithm with slight quality decrease and little bit rate increase.Due to the high real-time processing speed it can be easily realized in hardware.     

并行系统的一种组合式软硬件划分技术

研究并行系统的软硬件划分方法，建立了一种基于并行语言PL的代数语义的形式化软硬件体系结构，提出了一种基于基本调度块（BSB）的并行系统优化划分方法，该方法首先将PL程序分解为BSB，然后考察BSB的软硬件度量，最后利用启发式方法求出优化的软硬件划分方案，语法制导的划分规则可以用于系统的划分和软硬件成分的组合，本文提出的软硬件划分方法将系统的结构划分和功能划分有机地结合，具有实用价值。     

标准化兼容型智能信号发生器的研究与设计

系统采用功能模块化设计，创建并应用了数字信号库标准，本系统拥有多种方法产生数字信号文件，任意数字信号库与仪器主控制程序分离。系统软件兼容Ｗｉｎｄｏｗｓ３２位操作系统，硬件兼容ＰＣ机ＩＳＡ 总线标准。     

HEVC整像素运动估计的并行螺旋搜索算法及其硬件实现

为了能够在硬件上有效减少整像素运动估计（IME）的计算复杂度,提出一种基于并行螺旋搜索算法的整像素运动估计硬件架构设计方案.该设计按照螺旋顺序,首先,由中心向四周扩散的方式逐点搜索;其次,在搜索过程中每一个搜索点处同时处理所有PU块,通过这种PU块共享搜索过程的方式来减少周期数;最后,通过提前结束判断的方式,跳过不必要的搜索点,进一步减少周期数.用Verilog语言进行硬件描述,利用VCS工具进行仿真,且仿真SAD结果与HEVC参考软件（HM）结果数据一致,证明其正确性;通过对多个序列进行测试,平均每1 733.4个时钟处理一个64 px×64 px大小的CTU.硬件框架在VIVADO平台下,用Virtex-7系列芯片进行综合,得到工作频率为198 MHz,能够实现4 K@56.4 f·s^-1的吞吐率.     

CS31 远程控制系统

举例介绍了ＣＳ３１远程控制系统的基本硬件和基本软件功能，以及使用软件功能的程序设计方法．     

高吞吐量低资源占用的累积码译码器

由于相邻节点间存在数据依赖关系,基于最小误符号率(Bahl Cocke Jelinek Raviv,BCJR)算法的累积码译码器无法进行多个节点的并行计算.为了提高译码器吞吐量,研究提高BCJR算法并行度的方法,通过将累积码分段,并在不同分段间传递上一次迭代的信息,属于不同分段的多个节点可以并行计算,使译码器的吞吐量得...     

大地形三维可视化系统设计与关键技术方案

介绍了在微机上大地形三维仿真系统的设计与实现。大地形三维仿真的主要实现难度在于LOD分块的无缝连接和超大纹理的动态替换。SGI公司在其高档工作站上借助专用硬件解决了以上问题，但这种方法成本太高，通用性不强。对此，在微机上利用软件的方法予以解决。总体性能较好。该系统将可应用在涉及大地形浏览的应用程序（如GIS，VR）中。     

STC相关矢量量化图像编码算法的VLSI结构

STC(Switch—Tree Coding)相关矢量量化图像编码系统是在传统的矢量量化的基础上，根据相邻图像块空间相关性的继承性，运用STC编码算法对矢量量化后输出的码字地址进行空间相关继承编码，在不引入任何额外的编码失真的情况下，图像平均比特率可达到0．32bit／pixel。将STC编码算法用VLSI实现后嵌入到已有的矢量量化VLSI结构中，在不降低硬件速度的前提下，提高了图像的压缩率和信道的利用率。模拟与验证结果表明，该结构可以获得约66MPixel／s的数据处理速度，能够满足图像实时传输的需要。     

一种新的基于FPGA的HEVC帧内预测硬件结构

在保证视频编码性能的前提下,为降低硬件实现复杂度、减少硬件资源、提高硬件的处理速度,提出一种新的基于现场可编程门阵列(FPGA)的高效视频编码标准(HEVC)帧内预测硬件结构.设计的硬件结构可以支持64×64到4×4的块大小以及所有的模式预测,而且经过实验,实现一个完整的64×64大小的编码树单元(CTU)的编码过程需要3.3×10~4左右的周期数,主频能够达到160 MHz.     

机器人在全膝置换手术中的应用

将机器人引入传统的全膝置换手术中，介绍了机器人辅助全膝置换手术系统硬、软件的基本结构．从术前模型的建立，术中数据的提取，完成术前和术中图像的配准，最后输出为机器人轨迹规划和控制这一过程的技术细节，对该系统进行讨论，并通过应用ICP(Iterative Closest Point)算法的反复迭代特性，使系统的实际响应与预期响应逼近．试验证明该系统是可行的．