多芯片组件(MCM)的可测性设计

为克服在线测试技术测试MCM时不能达到满意的故障覆盖率的困难,采用可测性技术对MCM进行设计．根据MCM的特点和测试要求,提出了在JTAG标准基础上扩展指令寄存器,添加专门的用户指令,融合扫描通路法、内建自测试法等可测性方法,分层次地对MCM进行全面测试．建立模型进行验证的结果表明：该方法能有效地测试MCM,缩短了测试时间,故障覆盖率达到95％以上．     

可测性设计技术的回顾与发展综述

介绍了可测性定义、起源和发展过程,简要分析了国内可测性技术的现况和存在问题。对可测性建模、度量、基本方法、相关国际标准、可测性设计平台和可测性技术发展趋势等几个核心问题进行了探讨。     

嵌入式存储器在SoC中的可测性设计

随着半导体工艺的发展,SOC芯片的规模越来越大,工艺尺寸却越来越小,并且内嵌的存储器在芯片中所占的比例也越来越大,传统的存储器可测性技术受到严峻的挑战,针对存储器的可测性技术及其在SOC中的实现进行了介绍和讨论.     

JTAG软核设计与仿真

硬件系统的规模越来越大,复杂度越来越来高,对其进行测试也越来越困难,JTAG边界扫描技术较好地解决了传统测试的不足,边界扫描测试是一种新型的VLSI电路测试及可测试性设计方法。JTAG是符合IEEE规范的测试技术,JTAG的设计实现了测试复杂度的降低,适合进行大规模集成电路的测试。论述边界扫描技术的结构特征及软核设计方法的同时,分析了JTAG电路中数据传输的路径及电路对速度的影响,并以采样指令为例进行了功能仿真。     

JTAG调试系统的设计

本文简介了JTAG协议标准,讨论采用软硬件设计JTAG调试系统的一种方法,最后实现了该设计。该设计已经应用于一个语音识别SoC。     

嵌入式存储器在SoC中的可测性设计

随着半导体工艺的发展,SOC芯片的规模越来越大,工艺尺寸却越来越小,并且内嵌的存储器在芯片中所占的比例也越来越大,传统的存储器可测性技术受到严峻的挑战．针对存储器的可测性技术及其在SOC中的实现进行了介绍和讨论。     

大规模集成电路可测性设计及其应用策略

随着集成电路的规模不断增大，集成电路的可测性设计正变得越来越重要．综述了可测性设计方案扫描通路法、内建自测试法和边界扫描法，并分析比较了这几种设计方案各自的特点及应用策略．     

测控设备BIT设计研究

在分析现代测控设备南可测性技术现状的基础上,阐述了测控设备BIT的设计思想,并介绍了具体的实现方法和技术特点;指出了测控设备可测性研究的趋势。     

基于JTAG标准的在系统编程下载系统接口电路的设计

阐述了基于JTAG标准的在系统编程技术的原理，并以在系统编程下载系统接口电路的设计为例，指出实际应用JTAG标准方法实现在系统编程ISP的关键之处。     

基于声信号处理的系统设计方法

本文是作者毕业设计的一部分.介绍了基于声信号处理的系统设计方法,包括FPGA系统硬件设计、输入设计、EP1CT100C8的JTAG配置、FPGA的芯片配置、FPGA系统软件设计等几个部分.