斜纹结构的编织卷积码性能分析与仿真

主要研究了斜纹结构的编织卷积码（WCCs）在编码设计中活性距离和交织器对其性能的影响。通过系统仿真,结果表明在AWGN信道下,发现斜纹WCCs的系统性能将受到系统传输帧长、编码器归零方式及编码器个数的影响,因此适当地选择了编码器和交织器,能使其误码性能更加优越,且没有错误地板效应。     

斜纹结构的编织卷积码性能分析与仿真

主要研究了斜纹结构的编织卷积码(WCCs)在编码设计中活性距离和交织器对其性能的影响。通过系统仿真，结果表明在AWGN信道下，发现斜纹WCCs的系统性能将受到系统传输帧长、编码器归零方式及编码器个数的影响，因此适当地选择了编码器和交织器，能使其误码性能更加优越，且没有错误地板效应。     

基于FPGA的交织编码器的设计

阐述了交织编码的原理,在MAX+PLUS2的EDA软件平台上,给出了利用现场可编程门阵列器件的逻辑单元,用移位寄存器设计交织编码器的原理和电路,进行了编译和波形仿真实验.     

Turbo码中交织器的倍距变换特性

研究了重2自结尾序列及重2组合自结尾序列的交织变换特性,并引入交织器的倍距变换概念.通过理论分析和仿真得出:s交织器中的s值对于重2自结尾序列产生的低码重分布的影响并不明显,生成多项式的周期对交织器的低倍距变换有着明显的影响.2重重2自结尾序列对低码重分布的低端没有重2自结尾序列的影响大,但随着码重的增加,码字数目的增加远大于重2自结尾序列产生的码字数目,因此,它对低码重分布的中段有着很大影响.这些结论有助于Turbo码中编码器的设计、交织器的设计以及码重分布特性的分析.     

Turbo码的设计及性能分析

本文在分析Turbo码编解码机制、探求它性能优越原因的基础上,进一步研究了Turbo码的构成编码器设计,交织深度、交织表的选择,以及解码算法对其性能进一步提高的影响;比较了其与之前流行的RS码和运用维特比译码的卷积码的性能。此外,本文还指出了Turbo码这种新思路给未来研究工作带来的启发。     

卷积码的有限响应输入序列及其码距特性

研究了卷积码的有限响应输入序列的特性和卷积码的误比特率的实用特性，提出了汉明距的一种解析求解法．利用这些特性和解析求解法，能够完全取代编码器设计中现有的计算机模拟方法，在搜索好码和计算误比特率方面具有明显的优越性，并可应用于Ｔｕｒｂｏ码中交织器的设计     

卷积码的有限响应输入序列及其码距特性

研究了卷积码的有限响应输入序列的特性和卷积码的误比特率的实用特性，提出了汉明距的一种解析求解法，利用这些特性和解析求解法，能够完全取代编码器设计中现有的计算机模拟方法，在搜索好码和计算误比特率方面具有明显的优越性，并可应用于Ｔｕｒｂｏ码中交织器的设计。     

Turbo码在瑞利慢衰落信道中的性能仿真与分析

介绍瑞利衰落信道的编码信道模型，给出与这些模型相对应的仿真方法．然后针对充分交织瑞利平坦慢衰落信道，在未知信道状态信息的情况下，对Turbo码的译码算法Log—MAP进行修正，并进一步对影响Turbo码性能的主要参数：迭代次数、交织器长度、编码效率、分量编码器结构进行仿真与分析，得出的仿真结果可以指导实际无线信道中设计合理的通信Turbo码。     

基于正弦模型的多描述语音编码器

提出了一种多描述正弦编码器(MDSC).该编码器基于正弦和等效矩形带宽(ERB)噪声模型,正弦参数按照奇数位和偶数位交织的方法分解到两个描述中, 而噪声参数经过分裂矢量量化后,索引分配到两个描述中.仿真结果表明,该编码器能够提供较高的传输稳定性和压缩效率.因为该编码器为无状态编码器,所以分组的丢失不会影响编码器状态的恢复,适合在互联网等不可靠且带宽受限的信道上传输语音信号.     

基于AWGN信道下Turbo码的性能仿真及分析

给出Turbo码在AWGN信道下的仿真系统结构。仿真系统的Turbo编码器由2个相同的分量编码器通过交织器并行级联而成，编、译码器中所用的交织器为随机交织器，SISO译码算法采用Log—MAP算法，通过计算机仿真，对RSC结构、交织器长度、凿孔和循环迭代次数等主要因素进行分析。结果表明：由于Turbo码很好利用迭代译码方法以及香农信道编码定理中的随机性编码译码条件，在AWGN信道的低倍噪比条件下Turbo码能发挥良好性能。     

采用DSP+FPGA的三轴运动控制器设计

为了满足开放式数控系统的需求,设计了一种基于TMS320F28335浮点型数字信号处理器(DSP)和EP2C8F256C6现场可编程门阵列(FPGA)的通用三轴运动控制器.详细介绍该运动控制器的整体结构、硬件电路设计、插补算法、FPGA各分模块的构成及实现,并给出了相关设计的软件结构框图.该控制器具有结构简单、通用性强、模块化高等特点,能够很好地满足运动控制系统的实时性和精确性.     

H.264视频编码的三步全搜索运动估计改进算法及性能仿真研究

随着H.264标准的确定,网络传送的阻塞、错码等问题已成为了网络视频传输的研究热点,与此同时FPGA强大的并行能力实现了巨大复杂的运算,使得全搜索运动估计成为了急待解决的问题。为了进一步优化H.264视频编码的实时性及改进视频压缩性能的好坏。设计了一种全搜索运动估计模块的算法,确定了峰值信噪比PSNR值来实现图像质量评定;完成了新的三部全搜索算法设计;通过Modelsim仿真验证完成存储单元功能模块、数据选择功能模块的设计。系统测试表明:波形仿真结构验证了整体结构的正确性;FPGA的结果进一步完成了运动矢量采集成功的验证。对固定块大小范围的运动估计、结构以及数据流的设计研究对于FPGA的进一步大批量应用具有一定的意义。     

基于PCI总线的边界扫描主控器的FPGA设计与实现

在分析边界扫描测试技术的工作机制对测试主控系统的功能需求基础上,提出了一种基于PCI总线采用FPGA实现的低成本边界扫描测试主控器的硬件设计方案.该系统以PC机为平台,利用FPGA器件设计实现JTAG主控芯核,并在主控器芯核内加入FIFO,提高了PCI总线的传送速率,使用户能够利用计算机方便的组成一个边界扫描测试系统.经仿真和测试实践表明,该系统产生的测试信号完全满足IEEE1149.1协议的时序要求,对支持IEEE1149.1协议的芯片进行功能测试和PCB板的互连测试及电路故障诊断.该系统结构简单,使用方便,工作可靠.     

基于FPGA的光电二极管阵列驱动设计

空间生命科学实验中所使用的仪器有其体积小、功耗低、稳定性好等特点,有别于地面使用的一些仪器设备。针对空间应用的分光光度检测技术,设计了一种基于Field Programmable Gate Array(FPGA)的光电二极管阵列驱动方法。设计中,根据空间使用的特点遴选器件与技术方案,在单片FPGA上实现对自扫描光电二极管阵列的驱动及数据采集。该设计具有集成度高、功耗低、适应性好等特点,与空间应用要求相符。     

利用UART 对FPGA 进行升级的方法

为节省FPGA( Field Programmable Gate Array) 升级工作的时间和成本,设计了一种利用UART( Universal Asynchronous Receiver /Transmitter) 替代传统JTAG( Joint Test Action Group) 方式升级的FPGA 程序方法,该设计 主要由Xilinx FPGA、UART 芯片、Flash 芯片和串口连接线等组成。通过将MicroBlaze 处理器、ICAP( Internal Configuration Access Port) 、IP( Intellectual Property) 核及UART 控制模块等集成在FPGA 芯片中实现可编程片上 系统的搭建。同时采用MultiBoot 双镜像技术,实现了即使在更新失败的情况下,依旧可加载备份镜像保证系 统正常工作,以此保证设计的稳定性。实验结果表明,此设计可以替代传统FPGA 升级方法,节省升级工作的 时间和成本。本设计具有更新效率高、维护成本低、稳定性高等优点,且可用于FPGA 远程更新。     

Xilinx FPGA器件的结构特点和优化设计技术

现场可编程门阵列(FPGA)是近年来迅速发展的可编程ASIC器件,FPGA的设计方法与传统的TTL电路有很大的不同,必须采用与其结构相适应的设计优化技术,才能有效地应用FPGA.文章介绍了FPGA器件的结构特点、设计优化技术以及应用中的注意事项.     

基于FPGA的CMOS图像传感器采集系统设计

针对大市场、小目标实时监测系统测量视场与测量速度相互制约的问题,研究了基于FPGA的具有CMOS ROI控制功能的图像采集系统的设计。应用FPGA驱动CMOS IBIS-6600,并对其获取图像进行实时预处理,提取小目标位置信息,进行图像开窗跟踪,实现对高速运动的小目标实时精确定位。开窗跟踪技术,缓解了监测系统中测量视场与测量速度间的矛盾。     

基于FPGA＋MCU的大型LED显示屏系统设计

传统的大型LED显示屏系统以单片机MCU、ARM或PLD为核心控制芯片,以FPGA为核心的LED显示屏控制系统设计实现起来比较复杂,并且需要以高性能的FPGA芯片作为基础,而以微处理器为核心的LED显示屏控制系统不够灵活,在改变LED屏幕显示尺寸时,需要大幅修改系统设计,PLD虽在处理速度上有较大提高且能很好地控制多模...     

密集信号环境下信号采集器的设计

介绍了在密集信号环境下DSP FPGA数据采集器的设计，系统电路简单，易于实现，在实际应用中效果良好．由于使用了FPGA器件，因而硬件设计灵活，集成度高，具有很高的参考价值。     

基于FPGA和PC机的客流统计系统设计

提出了一种基于FPGA和PC机的客流统计系统的设计方法。其中基于FPGA的下位机数据采集与处理电路模块采用Verilog HDL语言和原理图相结合的方式设计,上位机的人机交互界面及串口通信采用Visual C＋＋6．0设计完成。经模拟仿真和实际电路验证,结果表明该系统具有结构简单,成本低廉,计数准确率高的特点,能够很好地实现客流统计的功能,并可在不改变硬件平台的情况下对系统随时进行升级与重构,具有良好的适用性。