TGS 中的一种逻辑电路模型及预处理

讨论了逻辑电路测试生成系统（简称ＴＧＳ）中使用的一种模型数据及预处理方法．用简单的表格描述了电路的网络结构，给出了测试生成所需要的数据．并通过对数据进行预处理，加速了测试生成过程，提高了整个系统的效率     

采用SPICE程序分析数字逻辑电路的一种方法

本文提出了一种建立数字门电路宏模型的方法，采用该方法建立的数字门电路宏模型可以在ＳＰＩＣＥ程序下对门电路，以及由门电路构成的数字电路进行逻辑仿真，模型采用构造法建立，不含有源器件，充分利用了ＳＰＩＣＥ程序中的非线性受控源，使模型结构简单，仿真运算速度快，精度高。     

微处理机在数字逻辑电路功能测试中的应用

本文介绍了如何利用单板微计算机对数字逻辑功能部件进行测试的力法.这对简化测试设备和方法,对提高测试手段,对逻辑功能部件的筛选,对微型计算机的开发应用都具有一定的意义.     

一种μ子成像触发逻辑电路的设计

在宇宙射线μ子成像系统中,触发逻辑电路是触发判选系统的重要组成部分,其作用是快速实时的对有效μ子事例进行选择,并产生触发信号.本文主要介绍了宇宙射线μ子成像系统触发信号的实现原理以及用Verilog HDL设计实现触发逻辑电路.     

时序逻辑电路中的竞争冒险

分析了异步时序逻辑电路和同步时序逻辑电路中的竞争冒险现象,给出了消除竞争冒险的方法和途径．     

逻辑电路中的竞争和冒险

在逻辑电路的设计过程中,由于门电路的延迟和输入信号经不同级数的门传输到输出级,从而在电路中出现竞争,有可能导致冒险,产生错误的结果,影响电路的正常工作。     

异步时序逻辑电路设计的一种简明方法

提出了一种异步时序电路设计的新方法：时钟信号与次态卡诺图联立法．根据时钟信号填写次态卡诺图，当触发器满足时钟信号时其次态由状态转换图决定，否则其次态为约束项．据此可方便求出驱动方程并判断自启动．     

硬件描述语言在数字逻辑电路教学中的应用

Verilog HDL和VHDL语言是两大用于逻辑设计的硬件描述语言,将硬件描述语言引入到数字逻辑电路教学中来,有利于学生更好地掌握数字电路。     

QuartusⅡ在数字逻辑电路教学中的应用

将QuartusⅡ软件应用到数字逻辑电路的教学中来,大大提高了学生的创造能力、分析和解决问题的能力,效果良好。     

应用PSpice分析组合逻辑电路中的竞争冒险

利用PSpice对组合逻辑电路进行了仿真分析，发现了电路中存在的竞争冒险现象，并给出了解决方案，认为PSpice为数字电路的逻辑验证提供了高效、快捷的实验手段。     

代数理论在同步时序逻辑电路设计中的应用

本文对数字逻辑电路关于同步时序逻辑电路设计的关键步骤中,引入代数理论辅助设计作了一些探讨,并用实例表明这样的努力使设计过程得到了大大的简化。     

论组合逻辑电路中的竞争冒险现象

在组合逻辑电路中可能出现竞争冒险现象,竞争冒险可影响电路功能甚至破坏电路正常运转。其产生原因包括:门电路开关电平的时间差和门电路延迟时间。竞争冒险可通过逻辑函数判断,逐级列出电路真值表及试验方法进行检查。可以采用加选通脉冲,加封锁脉冲,函数式简单变换／增加冗余来积项,输出端并联电容等方法以消除竞争冒险。     

组合逻辑电路实验项目设置及教学方法探索

为提高数字电路实验教学效果,增强学生分析问题能力、解决问题能力、实践动手能力以及创新能力,为了加强数电专业实验教师之间的教学交流,对组合逻辑电路实验部分实验项目进行阐述,对相应的教学方法进行了探索。     

一种支持软件界面自动生成的模型

为实现软件用户界面的工程设计，本文介绍了一种支持用户界面自动生成的界面模型FMP。它分别用内部模型和外部表示模型来阐述界面的描述和展示。本文的方法已经的到全面的实现。它使得软件界面的设计变成用户对界面需求的定义过程。     

EWB5.0在数字逻辑电路实验教学中的应用

对电路仿真软件EWB(Electronics Workbench)的用途、特点、重要性及其用于实验教学的意义作了介绍,并将其引入数字逻辑电路实验教学,举例对三个数字电路进行了仿真分析.     

一种有效降低扫描结构测试功耗的方法

提出了一种有效降低扫描测试功耗的设计方案.通过增加逻辑门结构来控制测试向量移入阶段扫描链上触发器翻转向组合逻辑电路的传播.同时,设计了时序优化算法以保持电路其他性能不发生大的改变.实验结果显示:通过采用ISCAS89基准测试程序进行分析,优化前无用动态功耗值约占总功耗的19.84%,优化后整体测试功耗降低约23%,有效地降低了无用动态功耗,并且此方案容易在已有的设计流程里实现.