基于 IP 核的嵌入式8051 VHDL设计及FPGA实现

通过IP核的重用和外围电路的VHDL设计，采用高层综合的方法设计出与MCS－51系列微处理器指令集完全兼容的8位嵌入式微处理器芯片并经过FPGA验证获得了满意的效果。该芯片的设计对于各川嵌入式系统（ES）和片上系统（SOC）的应用具有重要意义。     

应用8051单片机IP设计相位测量仪

本设计应用SOPC和8051单片机IP技术,设计一个高精度的相位差测量仪。通过在FPGA中嵌入8051单片机IP来取代单片机+FPGA方案中的实际的单片机,既节省了成本又充分利用FPGA内部资源。     

基于8051单片机IP设计等精度频率测量系统

本设计应用SOPC和8051单片机IP技术,设计一个等精度频率测量系统。通过在FPGA中嵌入8051单片机IP来取代单片机+FPGA方案中的实际的单片机,既节省了成本又充分利用FPGA内部资源。     

基于FPGA的MFCC参数的IP核设计

美尔倒谱系数(MFCC)模拟了人耳的听觉特性,在语音识别实际应用中取得了较高的识别率。通过介绍提取MFCC算法,提出了算法实现的IP核设计方案,并详细描述了各个子模块的设计原理。以Verilog HDL作为设计语言,在Modelsim6.0开发工具下完成仿真。最后在Xilinx Spartan–3e FPGA目标板上验证了该IP核。     

8051芯片核的场可编程门阵列测试台设计

针对8051芯片核的场可编程门阵列测试，提出了一种测试台的构建方法。从测试台的整体构成、存储器建立和测试程序装载三个方面描述测试台的构建过程。测试台是用标准硬件描述语言来建模的，其构建的方法还可以应用到其他微程序控制器或CPU核的测试中去。     

基于FPGA的TFT-LCD显示驱动IP核设计

对简单IP核的设计方法进行研究,设计出满足LCD控制器的功能要求.在QuartusⅡ的组件SOPC Builder中定制用户IP,在QuartusⅡ中实现布局布线,并在NiosⅡ9.1 Software BuildTools for Eclipse完成-相应的软件工程,最后生成相应的下载文件,并下载到Terasic公司的DE0开发板上进行调试.调试结果证明该方法行之有效,完全可以取代传统的利用单片机来驱动液晶显示的方法.     

基于卷积算法的离散小波变换IP核设计

该文设计了一种实现多级二维实数小波变换的集成电路IP核，可用于JPEG2000编码器中．采取易于硬件实现的卷积算法，详细分析了该IP核的各个模块和时序，经过EDA软件仿真和综合，并在自行设计的一块FPGA的PCI开发板上进行了验证和性能分析．     

基于FPGA的三电平SVPWM IP核的设计

三电平SVPWM控制相对复杂,如采用DSP来控制,则需要多片配合控制,一致性较差。采用纯硬件手段实现FPGA产生多路SVPWM信号,具有速度快、编程方便、能在线配置等优点,并能生成IP核,方便推广应用。仿真实验证明了该设计行之有效。     

基于IP核的数字中频预失真系统设计

在分析数字预失真(DPD)基本原理的基础上,给出一种基于IP核的WCDMA数字中频预失真系统设计方案.该方案以FPGA为核心,采用XILINX公司的数字预失真专用IP核实现;同时结合该方案架构出数字预失真系统的总体框图,并最终完成DPD的软硬件测试.测试结果显示,DPD的采用可极大地提升系统性能.     

利用FPGA IP核来提升雷达脉冲压缩的性能

数字脉冲压缩技术是提高雷达系统分辨率的重要途径,它能够有效地解决雷达的作用距离和距离分辨力之间的矛盾。在不降低雷达作用距离的前提下提高雷达的距离分辨力。而数字脉冲压缩设计中存在无数固有的障碍和两难取舍的东西,这都显著地影响着脉压系统实时性和精度的提高。而通过优化的FPGAIP核来设计不但可以有效的克服和回避这些困难,而且可以有效的提高脉冲压缩系统的性能。     

一种基于IP核通信系统中滑动相关捕获算法的FPGA实现

结合SCCPM(串行级联连续相位调制)调制解调系统设计,提出了一种基于FPGA内部硬IP核实现通信中捕获的滑动相关算法的设计方案.通过软件仿真验证了该方案的正确性和可行性,提高了设计效率,大量节约了芯片的可编程逻辑资源.     

基于FPGA的视频转换器的设计及其IP核实现

视频格式转换是视频图像处理领域中的研究热点.针对某航空研究所的实际需要,基于FPGA技术设计开发了一套通用视频转换器.该转换器可将PAL制模拟视频信号转换为XGA格式的LVDS信号.在Quartus II 9.0开发环境中,运用硬件描述语言Verilog HDL实现各个子模块功能,并将去隔行和帧频提升两个功能模块设计成IP核的形式.通过仿真和实验验证,系统达到了设计要求,实现了在复杂电磁环境下视频图像的实时、高质量传输.     

基于FPGA的ARINC429总线IP核的设计与实现

为使计算机与ARINC429总线设备之间的数据通信更加方便,同时最大可能地降低设计成本.设计了ARINC429总线协议IP核,协议处理模块功能可以由可编程逻辑器件FPGA通过逻辑设计来实现,从而将总线的协议处理模块均集成于FPGA芯片上.在开发总线协议IP核时采用功能模块化方法,将逻辑设计划分为数据协议处理模块、缓冲模块、定时模块等部分.最后通过仿真验证,结果表明429总线协议IP核能够实现多通道数据的收发,逻辑设计符合ARINC429总线的数据传输要求,且满足特定场合的应用.     

基于可编程逻辑器件的二维卷积器IP设计

提出了一种图像处理用二维卷积器的IP设计．该卷积器的设计基于将一帧完整的图像分解为多个相互重叠的垂直窄带，而将每个垂直带视为一幅完整图像进行处理，因此大大减少了系统所用移位寄存器的数目，但系统的性能下降较少．用Verilog HDL语言描述了整个系统的设计，并在Xilinx公司的ISE4．1集成开发环境下进行了仿真和逻辑综合，给出了实现的结果．     

以8051为核的SOC中的万年历的设计

简要介绍了片上系统（SOC）的设计方法和发展状况．重点讨论了以DW8051单片机为内核的SOC中的万年历电路的设计．给出了该万年历的功能、嵌入到DW8051的方法、电路结构和模拟仿真结果．     

二维网格互连通信的IP核研究以及实现

该文首先提出二维网格互连通信的路由算法——DRUL（Down Right Up Left）,并证明该算法是免死锁的.接着提出二维网格互连通信的实现协议,利用硬件描述语言Verilog HDL在FPGA上实现了该算法以及通信协议.逻辑仿真以及理论分析表明该IP 核适合二维网格通信.     

一种实现不同频率单片机系统之间通讯的设计

提出一种合理有效的单CPU双晶振电路方案与设计 ,实现两个不同工作频率的单片机系统之间的通讯     

基于EP2C35的MCU8051内核的小型系统设计

本文介绍了以FPGA芯片EP2C35为平台,构建基于MCU8051内核的SOPC小型系统的结构原理、设计层次、内核各组成模块及参数设置等构建过程,及其性能特点与运行验证,并且阐述了该系统相比于标准8051微控制器的优越性,易于拓展为不同应用场合的嵌入式系统和片上系统。     

一种I2C主控器IP核的设计与FPGA实现

介绍了一种I^2C主控器件IP核的系统结构确定、模块划分、系统仿真方法及综合过程,在Xillnx公司的SpartanⅡ FPGA上实现了设计,并使用软逻辑分析仪观测I^2C核工作的过程,最后与微处理器核协同进行板级测试,证明所得到的用Verilog HDL语言编写的IP核能够用于SOC（系统芯片）的构建。