基于PCI总线配置FPGA的技术

FPGA广泛应用于现代仪器中,但是FPGA的固有配置方式限制了仪器测量功能的扩展和升级。本文分析了FPGA的配置时序,介绍了基于PCI总线和CPLD来配置FPGA的方法,实现了FPGA的在线重配置,方便了仪器测量功能扩展和升级。     

基于PCI的DSP FPGA数字信号处理平台

以电子侦察领域的信道译码为开发背景,根据软件无线电的设计思想,研究了一种基于PCI总线的DSP FPGA认架构数字信号处理平台.该平台的特点在于实现了DSP和FPGA程序的完全动态可重配置,并编写了一个介于驱动程序和用户程序之间的包含所有板卡操作函数的动态链接库,使其具备了很强的灵活性和可移植性.详细介绍了系统方案及软硬件设计,并对其使用前景做了展望.     

基于PCI9054的PXI总线接口设计

本文介绍了一种基于PCI9054的PXI接口方案,该方案采用PCI接口芯片加FPGA的结构,较大的发挥了FPGA的灵活性,同时也降低了PXI总线接口设计的难度。给出了该方案实现的具体器件选型,对PCI接口芯片PCI9054的特点进行了介绍,对FPGA设计中的关键信号也进行说明。     

实现FPGA高效动态可重配置的触发器电路

设计了一种在现场可编程逻辑阵列(FPGA)内可供配置的触发器电路结构.主要特点是:不需要浪费FPGA内组合逻辑的资源,就可以独立配置出56种全部常用类型的D触发器电路或锁存器电路;以FPGA在配置简单时序电路时增加50%面积的代价降低了配置为复杂时序电路时70%的延时和90%的面积.同时针对Xilinx Virtex系列FPGA动态重配置速度较慢的缺点,在触发器电路中加入了抓捕与写回电路;提出了通过硬件电路来实现重配置状态保存和写回的方法.与Xilinx Virtex器件完全用软件实现的方法相比,加快了FPGA动态重配置电路的速度.     

基于AVR微控制器的FPGA配置

提出了一种基于AVR微控制器的FPGA动态配置方案。根据FPGA的PS配置时序和ATmega64L微控制器的接口特点,详细介绍了配置的软硬件原理。     

天气雷达高速数据传输系统的FPGA实现

本文针对天气雷达中频数据采集要求,设计了一种基于PCI总线和DDR SDRAM的高速数据传输系统方案。文中首先介绍了系统的组成结构与设计方案,然后着重阐述了采用FPGA设计DDR SDRAM控制器和PCI控制器的原理及结果,并给出了关键的FPGA仿真时序。     

B3G系统中MAC和PHY接口设计与实现

研究了如何实现超三代移动通信时分双工(B3G TDD)系统中媒质接人控制层(MAC)与物理层(PHY)多通道RocketIO Gbit数据接口.基于模块化思想设计出一种按比特映射方式调整MAC发送数据包格式的透明发送机制;利用各通道轮询方法设计了一种多通道联合自适应数据接收机制,它的片内存储器资源占用率仅为传统FPGA设计的25%.基于该接口模式,仅修改FPGA内几个寄存器值即町实现整个系统的升级,而自适应接收机制使得基站和移动台可以使用同一FPGA代码,即实现了设计的通用性.所有寄存器均由协议处理器通过外部设备互联总线配置(PCI),因此FPGA配置文件只需要生成一次,可节省大量用于产生不同配置文件所需的FPGA布局布线的时间.本接口设计方法在未来移动通信系统中具有广泛的应用价值.     

PCI总线接口控制器的FPGA设计

研究有限状态机与PCI总线接口控制器的设计问题.在分析PCI总线接口控制器基本功能的基础上,给出其顶层设计.根据PCI总线操作时序,提出了从设备接口控制器的有限状态机模型.同时结合Altera FLEX10K的FPGA器件,采用Verilog硬件描述语言,描述该总线控制器的基本操作,并完成功能仿真与综合,实现了PCI总线控制器的FPGA设计,说明该有限状态机具有结构清晰、易于维护的特点.     

一种基于FPGA的PCI接口控制器设计方法

在分析使用可编程逻辑器件对PCI总线产品进行设计的可行性和应用前景的基础上,探讨了应用可编程逻辑器件FPGA完成PCI总线从设备接口的设计方法,主要内容包括:根据设计的要求,对PCI总线从设备接口系统的功能模块进行划分以及功能模块的设计;FPGA的设计和编程工作(设计输入输出信号、使用VHDL语言编程、逻辑仿真等);把PCI协议转化成逻辑电路。在Xilinx ISE开发环境下对接口电路进行了仿真,结果显示,设计正确,达到了设计要求。     

基于FPGA的PCI总线控制器设计

介绍一种基于Xilinx公司XCS30XL的FPGA进行PCI总线控制器的设计，并说明了PCI总线的特征和架构以及PCI板卡的硬件设计，还讨论了基于Verilog的PCI控制器软件设计与接口时序，并给出了仿真结果，通过仿真结果可以看出该Verilog设计符合设计要求．     

FPGA动态可重构数字电路容错系统的研究

在介绍ＦＰＧＡ动态可重构技术原理的基础上,探讨了该技术在数字电路容错系统中的应用方法和构成,并针对某心脏 搏器电路系统,采用ＦＰＧＡ动态可重构方法进行了系统的容错设计与实验。结果表明,ＦＰＧＡ动态可重构容错系统作为数字电路容错系统设计的新方法,和传统的容错系统相比,不仅大大节省硬件资源的开销,且自适应能力强,可靠性。     

基于FPGA自适应字库编码的研究与实现

针对LCD中汉字字库可配置性比较差,对中文的支持性不统一的问题,本文提出了基于FPGA的一种可配置汉字字库的实现算法。该算法设计了一种点阵字库的公式,该公式能够通过自己的编码来重新组合任意自己需要的字库。并且在FPGA开发平台采用VHDL语言设计了实现了IP核。经实验表明该算法实现的汉字字库可配置性强,降低了LCD的成本价格,由于采用了VHDL实现,提高了并行计算的能力,因此降低了时间复杂性。     

可重构算子阵列的结构和建模

提出一种由多种粗粒度、功能可配置的可重构算子组成的新型FPGA结构——可重构算子阵列结构,能完全替代细粒度的基于查找表的可编程逻辑单元,降低配置加载时间,同时电路速度具有可比性。可重构算子分为运算类、控制类、路径类和存储类,像电路指令集一样可支撑所有电路的实现。互连结构分为全局互连、局部互连和IO互连,分别承载远距离、邻近和系统外部的数据传输,互连开关采用通用开关阵列的形式。互连线段分为组线和单线两种,其中组线的位宽大于1比特,其行为一致,从而减小开关数目,提高传输速度。为了对该阵列结构进行性能分析和结构探索,还针对该结构进行建模,通过结构文件快速生成不同的结构,可作为深入研究的有效手段。     

从SL看工控组态软件开发

在成功地开发了工控组态软件的基础上，给出了实现画面组态、I／O组态。报表组态、实时监控、操作管理、报警管理等等功能的原理和方法，阐明了组态软件必须提供完善的组态手段和全面的采集、监控功能，更要保证可靠性和实时性．     

VPR的FPGA结构描述文件的解析研究

作为描述FPGA硬件资源的结构描述文件,不仅是VPR布局布线工具的重要组成元素,而且是FPGA硬软件工程师相互沟通的桥梁。阐述了VPR布局布线的工作流程,对VPR的FPGA结构描述文件进行解析,以正确地表示FPGA芯片内部的通道、开关、逻辑资源、布线资源等结构信息。进而,以可配置逻辑块CLB和Virtex-6的Slice结构为例,分别给出了相应的FPGA结构描述文件,重点讨论了pb_type逻辑单元块和interconnect内部连接的XML代码。FPGA结构描述文件正确地被描述和解析,有助于开展FPGA结构在内存物理中的存储和转换等后续研究工作。     

基于FPGA的高速PCI采集卡设计

提出一种基于FPGA的高速PCI采集卡的设计方案,详细介绍了系统的硬件和软件结构,分析了FP-GA内部各个模块的功能和原理,并着重描述了PCI接口模块IP核的设计.通过将数据采集的控制模块和PCI接口模块集成在FPGA内部,加上采用双口RAM技术,实现了数据高速采集、传输和存储.该系统集成度高、设计灵活、电路简洁、可扩展性好、抗干扰能力强,适用于航空综合检测设备和智能仪器等高速数据采集场合.