形态插值方法应用于图像重构

指出了基于数学形态学的形态插值方法是一项新的研究领域，提出了一种改进二值图像测地距离函数和形态中集函数的方法，并在此基础上建立了一种适用于灰值图像、彩色图像及多光谱图像的形态插值变换．应用插值变换于图像分割序列重构的实验结果表明：该方法可以成功地运用于对各种类型的图像进行有效地插值重构和图像形变．     

基于多尺度目标匹配的M型超声图像插值方法

提出了一种基于多分辨分析的Ｍ 型超声图像插值方法．该方法适用于图像的单方向插值,如沿横轴或纵轴．首先对边界灰度线进行小波变换,在多尺度空间采用极值点匹配方法,对细节函数和近似函数分别分段插值,然后进行小波逆变换,得到目标灰度线．实验及应用表明,该方法插值后的图像可以较好地保持运动目标轨迹的连续性     

一种用于CMOS图像传感器的10位高速列级ADC

提出了一种适用于高速小尺寸像素的列级ADC,该ADC采用单斜ADC(single-slope ADC,SS ADC)与逐次逼近ADC(successive-approximation ADC,SA ADC)相结合的方式在提高模数转换速度的同时减小了芯片面积.SS ADC实现5位粗量化,SA ADC实现5位细量化,SA ADC中5位分段电容DAC的桥接电容采用单位电容并利用区间交叠方式实现了误差校正.采用GSMC 0.18,μm 1P4M标准CMOS工艺对电路进行设计,仿真结果表明:所提出的列级ADC在167,kHz/s采样率和3.3,V电源电压下,有效位数9.81,每列功耗0.132,mW,速度比传统SS ADC提高了22倍.     

对流方程的一种特征差分算法

将竺征线方程与有限差分方法相结合，借助于双线性插值，给出了求解对流方程数值解的一种新的特征差分格式。该算法的优点是插值节点容易选取，计算格式绝对稳定，特别适用于求解变系数方程。     

基于插值技术和多层折叠的可逆数据隐藏算法

现有的基于插值技术的可逆数据隐藏算法具有单层嵌入容量大等优点。然而,现有算法隐秘图像的视觉质量不是很好。针对此问题,提出了一种基于插值技术和多层折叠的可逆数据隐藏算法。该算法先对输入图像进行不重叠的2×2分块;然后对每个分块利用提出的图像插值算法生成大小为3×3的分块。为降低嵌入数据对插值像素的失真,先对待嵌入的秘密数据进行多层折叠编码;然后再嵌入到插值像素中。结果表明,提出的算法不会出现像素溢出;与最新相似的算法相比,在相同的嵌入容量条件下,该算法具有更好的视觉质量。此外,提出的算法能抵抗直方图和RS(regular singular)隐写分析。     

一种基于小波变换的医学断层图像插值方法

图像插值技术是图像三维重建的关键技术。为了满足灰度和形状同时插值的要求,提出了一种断层图像插值方法,其技术特点是通过小波变换得到图像边缘小波系数强度插值,然后采用一种寻找匹配点的方法对由小波变换得到的低频子图进行灰度插值,最后将所得到的新的高频小波子图和低频子图形成新的插值序列,并利用小波逆变换得到新的插值图像。实验结果表明,所得到的插值图像不仅在形状上更接近于自然状态,在灰度也满足了医学图像插值的要求。     

断裂问题的插值型无单元伽辽金比例边界法与有限元法的耦合研究

插值型无单元伽辽金比例边界法是一种只需在计算域的边界上采用插值型无单元伽辽金法离散且无需基本解的半解析数值方法,特别适用于求解包含无限域和奇异物理场的问题.本文提出了一种用于断裂分析的插值型无单元伽辽金比例边界法与有限元法的耦合分析方法,更好地发挥插值型无单元伽辽金比例边界法和有限元法各自的优势.裂尖周边一定范围的计算域采用插值型无单元伽辽金比例边界法模拟,而其余区域则采用有限元法模拟.在这两个区域内,分别采用各自相应的位移模式,两者相互独立.利用交界面两侧位移的连续条件,可以方便地建立耦合求解方程,简明有效,易于编程计算.最后给出了两个数值算例验证本文方法的有效性.     

四维空间分形插值算法在品位估算中的应用

克里金法是一种应用广泛的低通滤波性插值方法,但其无法重建原始信息中的高频、低频和局部信息。分形插值算法可利用自相似性,在保留原始信息的基础上,克服克里金插值中低通滤波的局限性,从而提高插值的准确性。本文在传统分形插值算法的基础上,结合地质空间信息,提出了适用于矿床品位估算的四维空间分形插值算法,并将其应用于钼矿的品位估算。结果表明：在该钼矿的品位估算中,四维空间分形插值算法明显优于克里金法。     

一种基于Loop细分的渐进插值方法

提出了一种基于Loop细分的渐进插值方法.该方法是在两步Loop细分的基础上,通过渐进迭代更新网格上的点,使得网格的极限曲面插值于初始控制网格上的点.其中,两步Loop细分中的第一步是运用修改的Loop细分产生新的网格,第二步是对新的网格运用Loop细分产生极限曲面.本文证明了基于Loop细分的渐进插值方法是收敛的,并且有局部性和全局性.此外,该方法适用于任意三角拓扑网格.实验表明该方法是可行的,并且是有效的.     

基于约束条件的三次NURBS曲线插值研究

综合目前NURBS曲线插值方法,提出了一种新的三次NURBS曲线插值方法.该方法给出了求在型值点处曲率和切线方向约束条件下的三次NURBS曲线插值的方法,为以后通过NURBS曲线生成NURBS曲面奠定基础,并为工程设计人员进行NURBS曲线插值提供理论依据.     

基于自适应重排的低功耗地址总线编码

为了降低大负载地址总线的功耗，提出了一种新的低功耗自适应偏移量总线编码方法．该编码方法采用排序数列索引进行偏移地址总线的自适应重排，通过冗余线实现最佳排序数列至存储器地址接收端的传送，相对于传统的地址总线编码方法，具有更低的总线翻转频率．验证结果表明，采用自适应偏移量总线编码，地址总线的翻转频率降低了86．6％，功耗减少了69．2％，编码器本身的动态功耗和面积相当小，有效地实现了地址总线的低功耗工作．     

基于DVB-S2的高速多码率LDPC编码器的FPGA设计与实现

针对DVB-S2标准中的低密度奇偶校验(LDPC)码,提出了一种LDPC编码器设计结构. 该结构巧妙地利用了输入数据的随机特性,显著降低了计算电路的功耗. 在此基础上,提出了两路并行的编码器设计方法,将编码器可处理的信息速率提高到原来的2倍. 在现场可编程门阵列(FPGA) XC4VLX25-10SF363上实现了两路并行的多码率LDPC编码器. 经实验测试表明,编码器工作稳定,处理速率高达328Mbit/s,可满足同步数字传输体系(SDH)高速传输的应用需求,同时,该编码器具有通用性,经过重新配置可实现具有类似校验矩阵的LDPC编码.     

一种超高频RFID读写器基带发射机的设计与实现

设计了一个超高频射频识别读写器的基带发射机, 该读写器基带芯片工作在840~960 MHz频段, 支持ISO 18000-6B&6C 协议。为了增强安全性同时保证与协议的兼容, 采用2-bits类PIE编码和PIE编码方式, 前者相对后者安全性提高了6倍。针对单边带调制中由于两路正交信号幅度不相等而产生的双频带对标签接收信号产生干扰的问题, 在基带发射机中增加了幅度匹配模块, 尽量消除幅度差异。还在基带部分增加了功率放大模块, 使得到达 PA 的输入信号幅度增强, 从而得到更高的输出功率。整个读写器芯片在0.18μm CMOS工艺下, 电路规模为209461个门, 功耗为102.609 mW, 其中发射机部分占面积的22%。与当前的一些设计相比, 该设计并没有带来较大的面积和功耗损失。     

基于GPU的高吞吐量QC-LDPC码编码器实现

目前准循环低密度奇偶校验(quasi-cyclic low-density parity-check,QC-LDPC)码快速编码普遍采用现场可编程逻辑门阵列(field programmable gate array,FPGA)、专有电路(application-specific integrated circuit,...     

基于JPEG2000的高效率控制算法

基于JPEG2000编码器的传统实现中存在大量计算冗余,使得编码器的实现需要大量编码时间和存储空间,提出了一种基于JPEG2000标准,高效、快速搜寻最优码流截取点的率控制算法.在对数域中对率失真斜率进行快速比较,从而避免了斜率浮点模式的运算;设定了编码顺序和位平面编码控制门限,从而进一步快速搜索最优码流截取点,降低在甚低比特率编码初期存在的冗余.该算法大幅度减少了编码所需的运算量和时间,尤其是在低码率情况下,提高了编码效率,且获得了与原始算法基本相同的高压缩性能.     

CMOS折叠-插值A/D转换器中气泡效应的研究

ＣＭＯＳ折叠－插值Ａ／Ｄ转换器是一种新颖的高速，低功耗转换器，文中在芯片设计的基础上分析了这种转换器的结构在视频应用时潜在的气泡效应及其压缩消除技术，设计了采用气泡升降法的压缩电路及芯片，取得了较好的压缩效果。气泡铲应是高速Ａ／Ｄ中普遍存在的可靠性问题，文中同样为尽可能消除其它高速Ａ／Ｄ的气泡失效提供了适用的分析和对策。     

Anti-saturation block adaptive quantization algorithm for SAR raw data compression over the whole set of saturation degrees

In order to improve the performance of block adaptive quantization (BAQ) when the output of the analog to digital converter (ADC) is saturated, this paper proposes an anti-saturation BAQ algorithm. First, the concept of the standard deviation of the output signal (SDOS) of the ADC is proposed. Also, unlike traditional normalization processing, SDOS is used and the mapping between SDOS and the average signal magnitude is deduced. Second, the saturation term is introduced to the Lloyd–Max quantizer and an optimal non-uniform scalar quantizer for saturated SAR raw data quantization is proposed. After this, the implementation scheme for the proposed algorithm using an FPGA is analyzed in detail. Third, the relationships among the saturation degree of the signal, the peak-topeak value of the ADC, standard deviation of the input and output signal of the ADC and the average signal magnitude are deduced. Based on these relationships, a power compensation decoder is designed for encoding. Numerical experiment results based on ERS-1 and the simulated data show that the performance of the proposed algorithm is better than that of BAQ.     

调频频段数字音频广播（CDR）标准的LDPC编码器设计

本文根据2013年颁布的中国数字音频广播（CDR）中LDPC码的校验矩阵结构特点,提出一种基于生成矩阵的编码方法。该方法将生成矩阵转化为块准循环结构,并行化处理编码算法的行与列操作;采用存储器调用的控制策略,实现CDR标准中四种码率编码,提高了硬件资源的利用率。在Xilinx 公司的FPGA平台上进行了该编码器的设计,联合了ModelSim和MATLAB仿真软件进行验证。结果表明,该设计方法具有资源占用较少、功耗低、编码准确率高等特点,其吞吐量约为400Mbps,达到了CDR标准的LDPC编码要求。     

一种改进的QC-LDPC码及其编码器FPGA实现

为了提高低密度准循环奇偶校验码（quasi-cyclic low density parity check codes,QC-LDPC）的编码码率灵活性和降低该码的实现复杂度,提出了一种改进的 QC-LDPC 码构造方法,并通过构造校验矩阵设计出了几种高码率码型,仿真结果表明该码在中、长帧长时性能优于相近参数的传统 QC-LDPC 码;针对该码型设计了一种基于随机存取存储器（random-access memory,RAM）的编码器硬件架构,通过存储地址指针实现对校验矩阵的存储,使得编码器能灵活地实现变码率和变帧长编码。采用 verilog 硬件描述语言在 Spartan-3 XC3S1500芯片上实现了编码器。综合结果显示：新的硬件编码架构较基于移位寄存器的传统 QC-LDPC 码的编码器硬件架构,在编码延时保持相同而硬件资源大幅降低的情况下,编码器系统的最高频率达到了225．174 MHz,能满足高速编码需求。