提高ADC分辨率的方法研究

模数转换器的关键特性是精度．精度越高,则ADC的成本越高,代码长度更长,而实际的ADC的代码字长是有限的．为了既降低系统成本又获得较高精度,可以采用过采样以及用数字滤波器、采样抽取器处理过采样数据获得更高的ADC精度．本文研究了过采样降低白噪声的原理,给出了过采样的应用条件以及实用的判断方法．通过实例阐述了具体的应用过程．该方法能够有效提高ADC的精度．     

基于过采样技术提高农田数据采集精度的研究

在农田数据采集恶劣环境下，ADC转换时可能引入很多种噪声，从而使采集装置性能变差.基于过采样技术，提出一种可以有效地提高分辨率，显著提高采集精度和抗干扰能力的A/D转换新方法，紧密结合实际讨论了运用过采样技术设计数据采集单元的相关问题.     

基于Matlab建模的数字相关双采样两步单斜ADC研究

提出并仿真验证了一种用于互补金属半导体氧化物图像传感器的10 位数字相关双采样列级两步单斜模数转换器. 数字相关双采样通过减法器实现,使像素复位信号与像素曝光信号的量化结果在数字域作差,降低了列级读出电路中非理想因素的影响;比较器采用基尔伯特单元,避免了传统两步单斜ADC 中因记忆电容的使用所导致的时钟馈通和斜坡斜率误差的问题. 通过在Matlab 中建模仿真验证,ADC 的信噪失真比为61.4 dB,有效位为9.9 bit,量化周期为140 个时钟周期. 与传统10 位数字相关双采样单斜ADC 相比,可节省2 170 个时钟周期,同时其平均FPN 较传统两步单斜结构可以降低0.81 LSB.     

过采样∑-△ADC的原理及单片机实现方法

论述了过采样∑-△ADC的基本原理及结构，分析了∑-△调制器的频域传输特性和系统的信噪比，给出了实现不同的A／D转换精度必须满足的条件和用单片机实现∑-△ADC的具体方法和电路。实际使用表明，该方法测量结果可靠，具有实用价值。     

一种改进跨导运放的采样保持电路

摘 要：采样保持电路的信号精度和建立速度直接影响到整个流水线型模数转换器的分辨率和转换速率。本文改进了辅助运放的共模反馈结构,解决了传统结构中跨导运放连续时间共模反馈（CMFB）电路设计困难,偏置电路复杂的问题,使用工作在饱和区边沿的MOS管对实现反馈结构,使输出共模电平在1.65v快速稳定。该采样保持电路基于0.5μm 2P3M CMOS工艺,使ADC达到了10位,40MHz的性能,一级采样电路在3.3V的电压下其功耗为6mW。     

低功耗10 bit 40 MS/s流水线型ADC设计

为实现高速低功耗的模数转换,设计了一个工作电压为3.3 V,采样精度为10 bit,采样频率为40 MS/s,流水线结构的模数转换器(ADC).该ADC基于0.35μm互补金属氧化物半导体(CMOS)工艺,通过优化运算跨导放大器(OTA)和低失调动态比较器电流,提高了转换精度,降低了功耗.ADC采用差分输入输出电路,减小了系统噪声的影响.其信噪比为58.3 dB,有效位数为9.4 bit,核心电路面积为1.2 mm×0.8 mm,功耗小于30 mW.     

一种改进跨导运放的采样保持电路

采样保持电路的信号精度和建立速度直接影响到整个流水线型模数转换器的分辨率和转换速率.本文改进了辅助运放的共模反馈结构,解决了传统结构中跨导运放连续时间共模反馈（CMFB）电路设计困难,偏置电路复杂的问题,使用工作在饱和区边沿的MOS管对实现反馈结构,使输出共模电平在1.65 v快速稳定.该采样保持电路基于0.5 μm 2P3M CMOS工艺,使ADC达到了10位,40 MHz的性能,一级采样电路在3.3 V的电压下其功耗为6 mW.     

Pipeline ADC的噪声与采样电容的关系

介绍了Pipeline ADC噪声与电容的关系及减小噪声的方法,并以10位ADC为例通过噪声计算电容．ADC的主要噪声源是量化噪声和热噪声．量化噪声主要决定ADC的精度．热噪声限制了ADC的信噪比,是提高精度的主要瓶颈．可以通过增大电容来减小．     

过采样∑-△ADC的原理及单片机实现方法

论述了过采样 Σ- ΔADC的基本原理及结构 ,分析了 Σ- Δ调制器的频域传输特性和系统的信噪比 ,给出了实现不同的 A/D转换精度必须满足的条件和用单片机实现 Σ- ΔADC的具体方法和电路 .实际使用表明 ,该方法测量结果可靠 ,具有实用价值     

1种1.2V供电电压14位的2步增量放大型ADC

为了降低传统增量型Σ-ΔADC在同精度情况下的量化时钟周期数,提高转换速率,提出了1种采用粗细量化的2步式增量放大型ADC.该ADC采用SAR ADC先进行6位粗量化,再采用增量型Σ-ΔADC进行8位高精度位的细量化,通过数字码拼接完成最终量化结果.同时引入了1种增益自举C类反相器技术,有效地降低了供电电压和整体功耗.该ADC使用0.18μm标准CMOS工艺进行了电路实现,在1.2 V供电电压,1 MHz采样频率、10 k S/s的转换速率的情况下,达到了81.26 d B的信噪失真比(SNDR)和13.21位的有效位数(ENOB),最大积分非线性为0.8 LSB.并且该ADC的整体功耗为197μW,可用于低电压低功耗的仪器测量和传感器等领域.     

过采样Σ-ΔADC的原理及单片机实现方法

论述了过采样Σ-ΔADC的基本原理及结构,分析了Σ-Δ调制器的频域传输特性和系统的信噪比,给出了实现不同的A/D转换精度必须满足的条件和用单片机实现Σ-ΔADC的具体方法和电路.实际使用表明,该方法测量结果可靠,具有实用价值.     

共振吸收谱仪测量系统的研制

讨论了共振吸收谱仪测量系统的设计.由于频率越高,信号越微弱,同时要求的AD的采样速度也越高,因而限制了测量频率和精度的提高.通过高速低相差ADC及大功率低噪音放大器的研制,使测量频率范围达到1×10-3～5×102Hz,变频精度达到0.05%;内耗测量精度达到5×10-6,为固体振动能吸收谱的研究提供了必要工具.     

基于过采样的通用生物电检测系统的实现

生物电信号的检测要求系统具有极高的分辨率、宽动态范围以及强噪声抑制能力．为此．以18位800kSPS的SAR ADC AD7674为核心,结合过采样技术构造生物电检测系统．过采样的抽取分两步进行：第一级抽取,通过设置不同的过采样率使系统的分辨率达到与EAADC相当的水平;第二级抽取,则利用过采样的低通效应,使主频接近的生理信号得以分离．过采样技术的引用使系统电路极大简化,并且系统的性能参数软件可调,具有更高的灵活性．将该系统应用于幅值相差悬殊的心电和胃电的同步检测,取得了良好的效果,说明系统具有较好的通用性,足以满足多种生物电信号检测的需要．     

利用重复采样技术提高OTDR中ADC量化精度

分析了 ADC在信号、白噪声以及信噪混叠三种情况下量化结果的统计特性和重复采样带来的影响 .针对 OTDR使用中存在信号动态范围大、噪声干扰强的特点 ,提出一种利用叠加在信号上的白噪声和重复采样技术提高其 ADC量化精度的方法 ,可以简化 OTDR电路和运算的复杂程度 .给出了最小采样次数与量化分辨率、噪声特征和均方量化误差间的关系     

粒子探测器读出电路中模数转化器建模及参数设计

在基于数字信号处理的粒子探测器读出电路设计中,模数转化器(analog to digital converter,ADC)是一个关键的模块。ADC的采样率和精度是限制探测系统达到最佳噪声性能的主要参数。基于Matlab的Simulink环境建立了粒子探测器读出电路中ADC的仿真模型,并通过Matlab仿真验证了模数转化器的采样速度、精度对系统噪声的影响,给出了在基于数字信号处理的粒子探测器读出电路设计中,模数转换器的参数设计方案。     

采样-保持电路中的一种增益误差自校正方法

提出一种用于流水线模数转换器(ADC)中的模拟增益误差自校正电路．该电路由一个可编程电容阵列、一个比较器和一小块数字电路组成，通过对第一级采样一保持电路的增益进行校正，使它的增益误差达到12bit转换精度的要求。仿真结果表明，整个流水线ADC的有效量化位数从原来的9．95bit提高到11bit。     

一种应用于60GHz毫米波无线传输系统的数模混合ADC设计

以60 GHz毫米波高速无线传输系统为背景,对无线信号历经的频率选择性衰落信道进行了深入分析,并对接收机结构进行研究。提出一种利用数模信号混合处理的低复杂度ADC结构。该结构利用数模混合均衡器来降低频率选择性衰落信道中接收机ADC的精度要求。通过引入一个高精度、高采样率的DAC为代价,在不改变接收机性能的情况下将ADC的采样精度降低2个比特。该ADC均衡器在误码率、收敛速度等性能上相比同精度的全数字均衡器有很大提高。进一步,对该结构进行优化。通过把补偿信号的高比特位的值转换到模拟域,将引入的DAC精度降低到2～3个比特,从而进一步降低了该结构的设计复杂度和功耗。     

一种具有噪声整形功能的2 bit/cycle SAR ADC的设计

基于180nm CMOS工艺,设计了一种2 bit/cycle结构的8 bit、100 MS/s逐次逼近模数转换器（SAR ADC）. 采用两个DAC电容阵列SIG_DAC、REF_DAC实现了2 bit/cycle量化,其中SIG_DAC采用上极板采样大大减少了电容数目,分裂电容式结构和优化的异步SAR逻辑提高了ADC的转换速度. 应用一种噪声整形技术,有效提高了过采样时ADC的信噪失真比（SNDR）. 在1.8 V电源电压和100 MS/s采样率条件下,未加入噪声整形时,仿真得到ADC的SNDR为46.22 dB,加入噪声整形后,过采样率为10时,仿真得到的SNDR为57.49 dB,提高了11.27 dB,ADC的有效位数提高了约1.88 bit,达到9.26 bit.      

12位组件型ADC电路设计及其与Z80CPU的联接(摘要)

本文提出了一种利用8位D/A转换器和运算放大器、比较器、移位寄存器组成的12位组件型ADC电路。该电路采用逐位逼近原理,兼顾了速度、精度与电路复杂性等方面的要求。该电路与TP801单板机兼容。采用多种信号采样方案,硬件转换速度小于40μs。     

基于FPGA的双通道示波器

本系统基于数字示波器的基本原理，以单片机和FPGA组成的最小系统为控制核心，充分发挥FPGA的数据处理能力，将双口RAM写入其内部实现了普通示波器对被测信号的采样，存储与回放，又增加了等效采样和采样保持功能，极大的提高了系统的测量范围。系统具有实时采样和等效采样两种方式，以不大于1Msps的ADC实现200Msps对输A．1Hz～10MHz，Vp-p为2mY～8V的信号进行采样处理，显示波形无明显失真，幅度测量误差小于2％，频率测量精度优于0．01％，并能进行单次触发，AuTO和存储／调出波形的功能。