无线、无源声表面波传感器系统中检波方案的实现

介绍了无源无线声表面波传感器系统,通过对声表面波的回波窄带信号的分析,阐述了基于数字方式解调回波窄带信号的数学原理.应用matlab仿真对回波窄带信号进行解调,分析相位误差产生的原因,论证了数字正交检波技术的优越性、可行性.在给出仪器系统硬件框图的基础上,根据虚拟仪器技术构建灵活、便携、开发成本低等优点,提出了应用LabVIEW实现数字正交检波技术的硬件方案.     

多相滤波法实现的数字正交相干检波器

正交相干检波可以保留信号包络的所有信息,因而在信号处理领域中有广泛的应用。传统的正交相干检波器由模拟器件构成,存在较大的镜频误差。该文介绍了一种由多相滤波法实现的数字正交相干检波器,并与其它常见的数字正交相干检方案进行了比较。计算机仿真结果表明,多相滤波法能够以较低的滤波器阶数达到较高的镜频抑制比,是目前较为理想的数字正交相干检波方案。     

无线声表面波传感信号的正交采样处理

声表面波(SAW)延迟线型无线传感器测量系统中，信号在反射栅上的延迟时间随着被测量的变化而发生改变．如何提取回波信号上的延时信息是提高传感器精度的关键．理论分析和实验都表明，以往采用的相干I、Q解调测量相位方法存在着较大的相位测量误差．为进一步减小这些误差，引入了基于多相滤波的正交变换方法对无线SAW信号进行检波处理，在数字域中实现整倍抽取和延迟校正滤波，实现信号的正交采样．仿真和实验结果表明，正交采样法能够消除模拟解调所带来的误差．这种方法既提高了相位检测精度．也保证系统容易实现．最后，给出了测试系统的硬件实现方案．     

基于DSP Builder和DDS的正交信号发生器的设计

简要分析了直接数字频率合成技术的概念、优点和应用,阐述了DDS工作的基本原理和利用DSP Builder设计正交信号发生器的基本程序,提出了正交信号发生器的仿真和FPGA实现的基本方法。     

基于DSP Builder租DDS的正交信号发生器的设计

简要分析了直接数字频率合成技术的概念、优点和应用，阐述了DDS工作的基本原理和利用DSP Builder设计正交信号发生器的基本程序，提出了正交信号发生器的仿真和FPGA实现的基本方法。     

基于FPGA的直接数字频率合成信号发生器的设计

介绍了利用现场可编程逻辑门阵列(FPGA)实现直接数字频率合成信号发生器(DDS)的原理,重点介绍了DDS技术在FPGA中的实现方法以及数控振荡器(NCD)的ROM查找表设计和相位累加器设计,给出了采用FPGA芯片进行直接数字频率合成信号发生器的仿真结果以及系统顶层设计原理图.     

数字载波发生器设计与FPGA实现

数控振荡器NCO是各种数字频率合成器DDS和数字载波信号发生器的核心部件.应用现场可编程器件FPGA进行数控振荡器的设计是一种新的技术.介绍了数字载波发生器的原理和设计思路,并使用ALTERA公司开发的新一代FPGA设计工具QUARTUSII对FPGA编程实现,给出正弦输出型DDS仿真结果.该方法已在多项遥测系统工程中得到应用.     

FPGA数字脉冲压缩系统的研究与实现

针对线性调频信号用FPGAIP核进行设计并实现了单通道的数字脉冲压缩系统．阐述了数字下变频、脉冲压缩的原理．介绍了系统的硬件结构、主要设计模块和在FPGA上实现对中频线性调频信号进行脉冲压缩处理的方法．最后给出了MATLAB仿真和FPGA硬件实验测试结果,验证了文中给出的数字脉冲压缩器设计的工程可行性．     

带通信号的数字正交采样及信号处理

带通信号的正交采样与处理是在对带通信号进行A／D变换后直接利用数字信号处理算法进行相干检波。本文讨论了三种带通信号的数字正交采样方法：低通滤波法、Hilbert变换法、傅立叶变换法，计算机模拟仿真试验证明，基于傅立叶变换的数字正交采样法获得的信号正交采样数据精度最高(镜频分量的抑制比最高)。     

DDS信号发生器的设计

利用现场可编程逻辑门阵列(FPGA)实现直接数字频率合成(DDS)原理以及以DDS为核心的信号发生器的设计,并给出了以单片机80C51为内核的FPGA的设计方案及信号发生器产生的仿真波形。     

基于GC5016的超声回波信号解调及动态滤波设计

采用了一种用数字上/下变频器GC5016实现超声回波信号的解调和动态滤波处理的方法.使用通常用于调制和解调的芯片GC5016,将超声回波信号的动态滤波处理在信号解调的同时完成,降低了对FPGA乘法器资源的占用.     

BOC卫星导航信号直接解调的方法及实现

为了分析未知信号结构的二进制偏移载波(BOC)调制卫星导航信号,提出并实现了一种对BOC导航信号进行直接解调的新方法。该方法首先采用二进制相移键控(BPSK)信号解调的算法实现扩频码的同步和载波的剥离,在此基础上剥离BOC调制的亚载波。利用现场可编程门阵列(FPGA)实现了该方法,并进行了解调实验。实验结果表明:该方法能够稳定地进行BOC信号的解调,在信噪比(Eb/N0)大于11 dB时,解调误码率优于1×10-5。     

IEEE 802．11a中QPSK解调的FPGA设计与实现

分析了IEEE802.11a中QPSK信号的调制解调原理,给出了一种针对2个支路的FPGA解调的实现方案,并对解调方案进行了软件仿真,得到了正确结果．在此基础上,以EPF10K30AQC208-3芯片作为主芯片,完成了验证调制解调过程的硬件电路设计,并制作电路板硬件实现了该解调过程,经滤波器滤波后从其实部和虚部两路输出得到了正确结果、文中以FPGA为处理器,提出并验证了一种实现物理层中QPSK信号的2个支路解调的新方案．     

随钻测量中连续波动信息解调技术研究与实现

为了解决随钻测量系统连续波动信息传输问题,设计了一种连续波动信号2DPSK解调方案.分析了随钻测量系统传输特性并建立了数学模型.根据随钻测量系统信息传递特性,对一系列连续信号调制技术进行了分析比较,得出2DPSK信号更加适用于井下连续波动信息的调制.对井下噪声干扰类型与来源进行分析,确定了利用数字滤波器算法实现连续波动信息解调系统的去噪.根据以上分析,提出了MWD的2DPSK解调系统的硬件实现方案,并利用FPGA对连续波动信息实现了解调.解调结果表明,在白噪声信道下,解调系统可以准确恢复出发送端的调制数据,具有一定的适用性.      

数字调频激励器中的信号合成方法

提出了数字调频激励器的总体框架,研究了立体声信号合成和频率调制的数字实现方案. 结合理论分析和算法的仿真,完成基于FPGA+DDS结构的硬件平台设计. 使用调制分析仪和立体声解码器,分析解调后信号的性能指标. 测试结果表明,与传统的模拟实现方案相比,数字调频激励器中的信号合成方法结构简单,误差小,各项指标可以满足同步广播系统频率、相位和调制度相同的要求.     

利用FPGA和USB总线的视频图像的采集与处理系统设计

构建了以FPGA为核心芯片的高速图像采集与处理系统,图形采集频率可达13.5 MHz. 在该系统中,采用了视频A/D芯片SAA7111A将电视信号转换成数字信号,并由FPGA作为控制器将数字信号存入SRAM中,以便进行处理,提取有用数据;系统还采用了EZUSB2131Q芯片来进行处理后的数据与PC机的传输.     

FPGA在高分辨率感应测井仪中的应用

高分辨率感应测井仪 (HRI)是一种正在研制的应用感应原理测量地层电阻率的精密仪器 .它在信息处理方面采用数字相敏检波法分离接收信号的实部和虚部 ;在硬件实现上采用数字运算能力强大的 DSP和高速高精度 (1 6 Bit,5 70 k SPS) A/D,还利用 FPGA(现场可编程门阵列 )控制所有的时序和工作状态 ,采用同一时钟源 ,可以保证发射信号和接收信号绝对同步 ,而且没有累计误差 ,能够达到很高的精度 .针对高分辨率感应测井仪 (HRI)介绍了采用 FPGA的硬件实现方案 ,具有一定的实际意义     

基于FPGA的超声波碎石系统控制器研究与实现

设计一种基于FPGA的超声波碎石系统信号发生与自动调节输出控制器。采用FPGA实现直接频率合成技术,采用FPGA监控换能器两端输出电压与电流的TTL电平信号,根据电流、电压相位差来控制输入正弦波信号的频率,最终实现控制器的设计。实验结果表明,该控制器输出信号稳定,系统反馈调节精度高。     

基于现场可编程逻辑门阵列的超声波管道测厚

根据超声波基本原理以及现场可编程逻辑门阵列（FPGA）技术设计了超声波测厚仪及超声波轮式探头,并且实现了基于FPGA的信号处理的软件编程。对管径φ139.7mm,标称壁厚h7.72mm的标准样管的测量实验结果表明：本文所设计的系统可靠性好,抗干扰能力强,测量精度高,测量误差小于0.1mm。     

基于FPGA 的1553B 总线的接口设计

针对传统应用飞机内部时分指令/ 响应型多路串行数据总线(MIL-STD-1553B: Military Standard 1553 Bus)需要大量外围芯片的问题, 在研究MIL-STD-1553 总线协议的基础上, 实现一种以现场可编程逻辑器件(FPGA:Field Programmable Gate Array)为核心的1553B 接口模块。综合分析了FPGA 控制1553B 总线的原理和过程,
给出了FPGA 控制通用串行总线(USB: Universal Serial Bus)的实现方法。采用变压器耦合的方式, 通过HI-1567转换器, 将信号送入FPGA 中, 利用FPGA 内部丰富的逻辑资源完成对总线数据的采集、编解码以及与PC(Personal Computer)机的通信, 并将FPGA 接收到的数据信息显示在PC 机上。实验结果表明, 该设计方案完
成了总线数据的发送和接收, 实现了总线数据的正确传输, 不但减少了大量的外围电路, 而且提高了系统的可靠性和实时性。