抑制带外相位噪声的窄带锁相环

为了解决锁相环(PLL)同时抑制输入噪声和压控振荡器(V.C.O)的相位噪声对环路噪声带宽选择上的矛盾,提出了在PLL环路中加入频—相自校相位负反馈电路,导出其传输函数、动态方程、噪声抑制的一般表达式,讨论了它的稳定性以及同步和捕捉特性,并对它抑制环路带外噪声的能力进行了实验测试,得到了比较满意的结果。     

电荷泵锁相环系统相位噪声分析

阐述了基于无线通信领域中的锁相环的系统结构,并以电荷泵锁相环为例分析了锁相环中两类主要噪声对环路造成的影响,并推导了环路对噪声的线性过滤性能,基于推导的结果给出了减小环路噪声的几种解决方法.     

基于锁相环原理的相位噪声优化实践

针对传统的相位噪声分析方法无法得到PLL的动态行为这一缺陷,提出通过线性叠加的方法来分析PLL中噪声的动态行为;首先理论分析了PLL各模块的相位噪声模型以及各模块相位噪声对总的相位噪声的贡献;随后以LMK04806的第二级锁相环PLL2为例,采用控制变量法,使用PLL仿真软件进行仿真分析,通过仿真数据说明各参数对总的相位噪声影响大小;最后结合具体实例验证了方法对PLL相噪设计具有指导意义。     

基于集成频率合成器的锁相环设计

本文阐述了锁相环的工作原理,以LMX2470为例设计了5-10GHz锁相环,并给出了仿真过程和最终测试结果。     

锁相环路的相位噪声分析

本文对锁相环电路的相位噪声进行了论述,并对其中各组成部件的相位噪声也做了较为详细的分析。文中最后提出了改善锁相环相位噪声的办法。     

电荷泵对小数分频锁相环相位噪声的影响

与整数分频电荷泵锁相环不同,小数分频电荷泵锁相环中电荷泵对锁相环的性能有更大的影响,电荷泵的各种非理想因素将降低PLL输出相位噪声和杂散的性能.重点分析了电荷泵两种非理想因素对小数分频锁相环相位噪声和杂散的影响:非线性和电流失调.此外还分析了电荷泵电流源噪声对小数分频锁相环的影响,分析结果为优化电荷泵的电路设计提供理论依据.     

一种高速低相位噪声锁相环的设计

设计了一种1．8V、SMIC0．18μm工艺的低噪声高速锁相环电路．通过采用环行压控振荡器,节省了芯片面积和成本．通过采用差分对输入形式的延时单元,很好地抑制了电源噪声．与传统的简单差分对反相器延时单元相比,该结构通过采用钳位管和正反馈管,实现了输出节点电位的快速转变,整个电路芯片测试结果表明：在输入参考频率为20MHz、电荷泵电流为40μA、带宽为100kHz时,该锁相环可稳定输出频率为7971MHz—1．272GHz的时钟信号,且在中心频率500kHz频编处相位噪声可减小至-94．3dBc／Hz。     

一种新的有效抑制相位噪声的载波恢复环路

相位噪声对高阶OAM解调器的性能有很大影响,而载波恢复环路与相位噪声密切相关．通过理论分析和性能仿真,优化了载波恢复环路的位置及环路滤波器的参数,使之能有效地抑制相位噪声．将该载波恢复环路应用到DVB—C解调芯片中,芯片测试结果说明该解调芯片抑制相位噪声能力较强,性能上达到了准无误码（QEF）的标准．     

一种高性能双锁相环的设计

锁相频率合成是间接频率合成的一种,它是一个基于相位比较的负反馈控制系统。但是,由于传统锁相环中只有1个VCO,而普通的VCO不具有跨倍频程的变频范围,这使得只有一个VCO的PLL输出频率范围受到限制。本文给出了一种高性能双锁相环系统的设计。可输出宽频段、低相噪的本振信号。结果表明,这个电路不仅满足了指标要求,还符合批量生产的要求。为其他人进一步研究类似锁相环提供了不错的经验和参考。     

基于三态鉴频鉴相器的锁相环设计

为了给混频器模块提供合适的固定本振信号,采用三态鉴频/鉴相器和有源环路滤波器,设计了2.56GHz的锁相环电路,给出了一种差分有源环路滤波器的设计方法,经制作PCB板验证,单边带相位噪声达到了预期的指标。     

信号源相位噪声的优化

本文简要说明了锁相环的构成和基本原理，分析了锁相环中的噪声来源，给出了环路带宽的优化方法。论文结合信号源整机调试实例．提出并实现了一种相位噪声临界时的解决办法。     

锁相频率合成器相位噪声的精确估计与仿真

实现对相位噪声的精确估计必须考虑环路中电阻噪声的影响。从建立并分析电阻噪声模型出发,设计了两种能满足基本技术指标的环路滤波器。用仿真手段对这两种不同的环路滤波器进行了仿真,清楚地表明了电阻对相位噪声的影响。最后的实验结果证明了这种估计方法的精确性。     

宽带Σ-Δ锁相环路的相位噪声抵消技术

根据传统的小数分频锁相环中的采样保持方案,提出了宽带Σ-Δ锁相环中采样保持技术的实现方案.方案的采样时刻由首先出现的参考时钟信号或分频器信号的上升沿决定,可以在采样前为补偿电流和电荷泵电流提供足够的时间以保证它们在积分器上的完全积分,从而解决了使用相位内插的Σ-Δ锁相环中电荷泵电流脉冲与补偿电流脉冲间的匹配问题.仿真结果表明,使用采样保持单元后可以显著降低环路中的相位噪声和杂散噪声.     

宽带∑-△锁相环路的相位噪声抵消技术

根据传统的小数分频锁相环中的采样保持方案,提出了宽带∑-△锁相环中采样保持技术的实现方案．方案的采样时刻由首先出现的参考时钟信号或分频器信号的上升沿决定,可以在采样前为补偿电流和电荷泵电流提供足够的时间以保证它们在积分器上的完全积分,从而解决了使用相位内插的∑-△锁相环中电荷泵电流脉冲与补偿电流脉冲间的匹配问题．仿真结果表明,使用采样保持单元后可以显著降低环路中的相位噪声和杂散噪声．     

一种抗噪声折叠宽范围低杂散小数分频锁相环

由于电荷泵的电流失配,小数分频锁相环反馈路径上经整形的量化噪声会被折叠回低频偏处,恶化带内相位噪声的性能。文章提出一种自适应的抗噪声折叠技术,根据工作频率产生合适脉宽的电流以线性化环路,在全频带内避免噪声折叠的同时不恶化参考杂散性能;设计基于TSMC 130 nm CMOS工艺,锁相环覆盖的输出频率范围为0.6～2.7 GHz。仿真结果显示：当输出频率为2.0 GHz时,环路功耗为16 mW,积分抖动为1.98 ps,品质因数为-222 dB;在电荷泵中引入8%的失配后,提出的技术改善带内相位噪声达到7 dB。     

X波段脉冲取样锁相环

介绍一种高性能的Ｘ波段脉冲取样锁相环，与传统的脉冲取样锁相环不同，它采用高效率的取样鉴相器和作为扩捕预置功能的单片机系统，具有低相噪和适应环境温度变化能力强等特点，该方案为脉冲取样锁相环的发展提供一种新的思路。     

程控直接数字合成的相位噪声

程控直接数字频率合成技术在雷达和其他系统中应用非常广泛 .先从相位控制出发导出相位噪声 ,并就相位噪声进行了分析 ,给出了相位噪声矢量的一种新的求法 .最后在实测的基础上对相位噪声的特性作了实际的分析和研究 .     

基于判决反馈的OFDM系统相位噪声抑制算法

针对正交频分复用系统易受相位噪声的影响,提出了一种基于判决反馈的相位噪声抑制算法,在采用导频子载波对公共相差进行粗略估计的基础上,以判决后的数据子载波对公共相差展开进一步的估计,并利用已优化的公共相差估计值对数据子载波进行重新校正.仿真结果表明,该算法可以在不改变原有系统符号结构的基础上,获得比传统基于导频子载波算法更好的公共相差估计性能,使系统对相位噪声的抑制能力得到提高.     

整数型全数字锁相环的非线性量化效应及其对相位噪声的影响

提出并验证了一种全数字锁相环（ADPLL）的非线性相位域模型,基于此模型说明了整数型ADPLL进入非线性阶段后,相位差量化器产生的量化误差概率密度分布不再符合现有线性模型条件,线性模型的相位噪声预测公式不再准确.经Matlab与Verilog行为级仿真,验证并解释了整数型ADPLL在非线性阶段呈现的带宽扩展和带内相位噪...