共查询到20条相似文献,搜索用时 31 毫秒
1.
高密度PCB(printed circuit board)设计中,高速时钟信号的信号完整性设计面临越来越大的挑战。针对该问题,文章研究了传输线的特性阻抗及其对信号传输延时的影响,利用Cadence的信号完整性分析软件Allegro PCB SI,对一款基于ARM的嵌入式运动控制平台的时钟信号存在的信号完整性(signal integrity,SI)问题进行了再现仿真,重点分析了信号反射与串扰现象及其产生原因,提出了减小时钟信号串扰和反射的措施;结合阻抗匹配原则,以嵌入式运动控制平台的SDRAM和USB时钟信号为例,利用Allegro PCB SI对并行端接、串行端接、改变线间距等方法进行了试验,试验结果表明,端接匹配的方法能有效地减小时钟信号的反射和串扰现象。 相似文献
2.
信号完整性是现代高速电路设计中非常重要的问题,文章对高速电路信号完整性问题中的反射、串扰和电磁干扰等问题进行分析。使用Hyperlynx仿真软件对反射和串扰问题以及经过改善后的电路进行仿真,发现对电路进行端接以后,反射和串扰都有显著的改善效果,而加大走线间距、增加驱动器上升沿等方法可以对串扰产生明显的抑制作用。 相似文献
3.
针对高速数据采集电路中的电磁干扰问题,提出一种有效的抗干扰设计方案.利用信号传输线理论,对高速图像采集系统中影响信号完整性的反射、串扰和地弹等问题进行了理论分析,对系统电源、地、时钟、高速信号线等重点网络的电磁干扰设计进行理论指导和设计,并且对DM642与SDRAM间的高速信号线进行PCB(print circuit board)的反射、电磁干扰等仿真分析.设计中电源和地独立分层布线,尽量减少时钟线过孔,信号布线尽量等长.结果显示系统信号传输的过冲幅度小于0.7 V,电磁干扰强度在FCC标准控制范围之内. 相似文献
4.
5.
6.
为了解决理想无损传输线理论在分析高速信号长距离输送时的不适用性的问题,将信号衰减因子引入高速长输信号的反射和串扰分析。围绕由不确定环境骚扰、反射和串扰噪声所引出的高频数字信号的完整性问题,通过对将自底向顶和深度优先相结合的最优小波包基搜索策略的探讨,采用数字仿真与实验数据相结合的方法,提出基于最优小波包基改善高速长输信号完整性的方法。数字仿真结果表明:最优小波包基方法消噪效果优于小波方法或普通小波包方法,可提高高频数字信号的边沿质量,有利于高速长输信号完整性的改善。 相似文献
7.
张志伟 《陕西理工学院学报(自然科学版)》2014,(3):47-51
在高速互连设计中,信号完整性问题越来越突出,愈来愈严重的信号噪声已经成为不可避免的问题。分析了串扰仿真模型的优化方法,重点研究了耦合长度与饱和长度比例对近端串扰的影响、开关信号上升时间对远端串扰的影响和紧耦合微带线串扰模型的端接控制。运用信号完整性分析软件Hyperlynx建立仿真模型,对影响串扰的各种因素进行仿真分析,并总结其抑制和改善的方法,最后提出高速互连设计中减小串扰噪声的策略。 相似文献
8.
刘剑平 《重庆工商大学学报(自然科学版)》2013,30(7):47-52
介绍了高速PCB设计中的信号完整性概念以及影响信号完整性的因素和不完整性形成原因;从传输线理论的层面上重点分析了高速电路设计中反射和串扰的形成机制并提出了解决办法;基于IBIS模型实现了对ARM9 S3C2410X01芯片的时钟输出引脚的仿真,给出了IBIS模型仿真步骤. 相似文献
9.
基于FPGA的全景图像处理系统SDRAM控制器设计与实现 总被引:1,自引:0,他引:1
在对高分辨率折反射全景图像的快速采集处理中,同步动态随机存储器(SDRAM)作为重要的数据缓存器件,对于其正确的控制关系到整个系统能否正常工作.在分析了SDRAM各项参数及其工作原理的基础上,设计了基于FPGA的双SDRAM控制器,在乒乓缓存模式下轮流采集图像,完成了分辨率2048 dpi×2048 dpi、每秒15帧的CameraLink接口的全景图像的实时采集、缓存解算,以及以1024 dpi×768 dpi的分辨率进行实时显示. 相似文献
10.
介绍了SDRAM存储器的工作原理及其特点,给出了以大规模可编程逻辑器件FPGA为核心、SDRAM为缓存的高速图像数据缓存控制器的设计.该控制器实现了对SDRAM接口以及读写FIFO的时序控制,并通过在SDRAM存储器内部切换帧的方法大大提高了图像数据的传输效率. 相似文献
11.
地震数据采集中基于FPGA的多DDR SDRAM控制器设计 总被引:1,自引:0,他引:1
实现高速大容量数据的无死时间乒乓存储是地震数据采集系统的一项关键技术,本设计采用在一片FPGA中,通过共享同一个PLL和DLL来实现2个DDR SDRAM控制器,应用于海上高精度地震拖缆采集与记录系统中光纤控制接口板上,完成对水下地震采集数据的接收、乒乓缓存、数据拼接及时序转道序功能.最终系统仿真和测试结果表明,该控制器能够在133MHz频率上稳定运行,达到了预期的设计目标. 相似文献
12.
余永莉 《合肥工业大学学报(自然科学版)》2004,27(7):843-846
文章介绍了数字电路设计中的信号完整性问题,探讨了振铃、边沿畸变、反射、地弹、串扰和抖动等各种信号完整性问题的成因和抑制措施。针对常见的反射和串扰给出了较为详细的分析,并提出具体的抑制措施。反射可以通过适当的端接措施来减小甚至消除,而串扰可以通过减小平行走线长度、增加线间距及调整介质厚度等措施来抑制。 相似文献
13.
基于VME总线SHARC并行处理系统的设计与实现 总被引:4,自引:1,他引:4
研究基于VME总线SHARC并行处理系统的设计与实现。系统采用SHARC处理器的LINK口组成网状进行处理结构;VME总线接口采用芯片VIC64和EPLD实现,信号互连采用传输线结构,用适当的端接技术与合理的布局抑制信号反射和串扰,并进行了信号完整性分析和仿真。 相似文献
14.
张娟利 《黔西南民族师范高等专科学校学报》2012,(3)
针对实际PCB中网络间的串扰特点,建构三线耦合均匀传输线模型,借助信号完整性分析工具Hyperlynx进行PCB布线前LineSim的串扰仿真,仿真结果表明:增大线间距、减小介质厚度、加防护布线、一定范围内减小耦合长度和给攻击线、受害线端接合适的电阻都能减小串扰,降低串扰引起的噪音,改善信号完整性问题,合理的使用多种方法可有效解决串扰噪音。 相似文献
15.
16.
针对非接触在线高速实时检测的要求,提出了一种基于线阵CCD和DSP的图像采集处理系统.系统采用Camera Link接收器DS90CR288A将CCD输出的速度高达80MHz的低压差分信号(LVDS)转换成低压TTL(LVTTL)信号,然后将数据送入高速FIFO以协调CCD和DSP的时钟差异,最后采用EDMA方式将FIFO数据转存到SDRAM中,一幅图像传完之后中断DSP进行图像处理,MCU负责尺寸显示.实验结果表明,该系统达到了较高的测量精度. 相似文献
17.
高速PCB中微带线的串扰分析 总被引:2,自引:0,他引:2
对高速PCB中的微带线在多种不同情况下进行了有损传输的串扰仿真和分析,通过有、无端接时改变线间距、线长和线宽等参数的仿真波形中近端串扰和远端串扰波形的直观变化和对比,研究了高速PCB设计中串扰的产生和有效抑制,相关结论对在高速PCB中合理利用微带线进行信号传输提供了一定的依据. 相似文献
18.
嵌入式高分辨率图像处理系统以FPGA作为核心处理器件,根据系统的要求在片外设计了LVDS接口的高分辨率相机图像采集电路、LVDS接口的平板液晶驱动电路。基于SDRAM和SRAM两种片外存储器设计了系统的图像缓存部分,缓存框架采用乒乓缓存的形式,两组缓存交替存储图像。此外还设计了触摸屏、SD卡、相机控制等接口。 相似文献
19.
基于SONY公司85万像素的图像传感器套件,采用CCD DSP FPGA配合单片机的构架完成了视频信号的采集、处理、显示和控制。首先使用单片机给时序信号发生器和DSP初始化,系统正常工作后完成视频信号的采集、A/D转换,输出原始数据信号送给DSP处理,得到YUV422格式信号给FPGA。FPGA采用两片SDRAM作为帧缓存,将帧率从15帧/秒提升到60帧/秒,从而可使图像传感器采集的图像在VGA显示器上实时显示。 相似文献