基于单片机的锁相程控频率合成技术应用于铷频标的研究

介绍了频率合成技术的基本原理及发展趋势,阐述了由单片机、定时计数器和集成锁相环组成的数字程控锁相电路,提出了基于单片机的锁相程控频率合成技术应用于铷频标的方案。通过对铷频标量子系统激励信号频率带宽的在线调节,消除调制带宽对铷原子频标稳定度的影响。     

微机控制的高精度数字触发器

本文设计的数字触发器,采用单片微机控制,具有较高的控制精度,一般情况下,其分辨率可达0.23°;本系统采用相对触发方式,充分地利用了软件资源,简化了硬件电路;利用同步脉冲信号校正、控制误差,使系统保持了较高的精度。用查表代替移相角α定时值的计算,简化了程序结构。     

高精度模拟分频电路的设计与实现

针对精密授时系统中,铷原子钟只提供单一的10 MHz高精度信号,而用FPGA等数字分频设计精度达不到要求的问题,设计了采用电阻、电容、电感与运算放大器等简单器件构成的高精度模拟分频电路。对高精度分频电路中各个模块的设计进行了详细的描述。通过测试,设计的一分频与二分频电路都能够使精度达到±5×10-11,这比一般的数字分频器要高几个数量级。     

一种采用标准数字单元实现的5bit 100MS/s全数字闪烁型模数转换器

设计了一种全数字实现的5bit闪烁型模数转换器,该设计的核心思想是通过差分延时链对,将输入的差分模拟信号转换为延时信号,再经过锁存器得到与相应参考电压的比较结果.该数字比较器的参考电压内置于差分延时链对,无需从外部输入.采样保持电路的开关和保持电容也使用数字库中的合适器件代替.该模数转换器完全采用标准数字单元库中的单元搭建而成,与传统实现方法相比,在功耗、面积及设计复杂度上均有了较大程度的改善.电路采用TSMC 65nm工艺设计,核心面积为0.02mm2,在采样频率为100MS/s的情况下,后仿真功耗低达0.6mW,SFDR为37.89dB,ENOB为4.55bit.     

数字演示万用电表电路的设计

本文在DT—830型3(1/2)位数字万用电表的基础上,增设放大电路和由发光二极管组成的显示屏,将原电表内的数字驱动信号放大后再驱动发光二极管数字显示屏,使之适应教学演示之用。     

数字集成电路在脉冲产生方面的应用(综述)

数字集成电路的结构特点,使之可以得到高速优质波形。而且,具有负载能力强,构成非标准单元电路时,与标准单元电路互连容易(因为都采用同样电压的电原,且逻辑电平一致),具有多输入端,运用起来灵活方便等优点。且随生产技术不断发展,使数字集成电路,不但在产量和品种方面不断增加,而且可靠性大大提高,成本日益下降。所以,数字集成电路不仅作为标准单元构成数字电路,而且在脉冲电路、相位电     

大规模数字显示器的设计方法

本文提出了一种针对大规模数字显示器系统的设计方法,利用了MCS-51单片机及其外围电路和存贮器电路控制。数字显示器的硬件电路结构统一,软件则采用模块化设计。整个系统结构简明,处理功能强,速度高,便于安装调试。     

数字毫秒计的改进

本文通过对数字毫秒计中集成电路的分析,用新型集成电路替代原器件,并对仪器的电路进行了改进,提高了仪器的性能及可修性,更好地发挥了它在教学中的作用。     

应用于全数字锁相环的时间数字转换器设计

采用标准0.18 μm CMOS工艺,设计了一种应用于全数字锁相环中检测相位差大小的时间数字转换电路（TDC）.针对传统TDC电路的不足,通过加入上升沿检测电路,扩大计数器位宽,使得TDC电路不仅能完成时数转换的基本功能,而且提高了时数转换的准确性,扩大了测量范围.该设计完成了RTL级建模、仿真、综合及布局布线等整个流程.仿真结果表明,该TDC电路工作正常,在1.8V电源电压下,功耗为10 mW,能达到的分辨率约为0.3 ns,版图尺寸为255 μm×265 μm.     

数字可调式高压直流稳压电源的设计

介绍了以89C52单片机为控制系统的数字可调式直流高压稳压电源的设计和制作.系统包括模拟和数字两部分电路组成,模拟部分主要包括波形发生电路、推挽开关电路、升压变压器、倍压整流电路等;数字部分主要包括键盘接口电路、A/D转换电路、D/A转换电路、显示电路和单片机89C52最小系统电路.模数电路相互配合,很好的解决了以往电路中要求的高精度、低零飘的问题,从而大大的简化了原来的控制电路,降低了成本.     

铷原子频标调频电路的研究

分析了影响铷原子频标温度系数的主要因素，指出铷频标的整机温度系数主要取决于调相电路。     

数字调频激励器中的信号合成方法

提出了数字调频激励器的总体框架,研究了立体声信号合成和频率调制的数字实现方案. 结合理论分析和算法的仿真,完成基于FPGA+DDS结构的硬件平台设计. 使用调制分析仪和立体声解码器,分析解调后信号的性能指标. 测试结果表明,与传统的模拟实现方案相比,数字调频激励器中的信号合成方法结构简单,误差小,各项指标可以满足同步广播系统频率、相位和调制度相同的要求.     

频移调制电路的设计与仿真

最常见的数字调频信号是二元数据信号的频移调制信号FS,结合PSPICE软件分析了频移调制原理;借助EWB软件,根据基本电子电路原理。用分立元器件设计了一种简单的FS调制电路。该设计充分利用电脑辅助设计,使原理可视化,且便于元器件参数的调整,使成本降低,为设计带来极大方便。     

基于零中频的短波发射机DSP单元设计与实现

由于短波的频段比较窄,利用高性能的上变频器AD9857来实现零中频的、直接射频的短波发射机.基于零中频的短波发射机DSP单元是发射机的核心单元,主要包括基带滤波、调制及射频产生、AGC(Auto Gain Control,自动增益控制)、ALC(Auto Level Control,自动功率控制)等功能模块.重点分析DSP单元的电路实现及以上功能模块的设计方法与实现.     

全数字化锁相倍频器的设计

提出了一种高速、高精度、全数字化电路的锁相信频器的设计，该锁相倍频 器对于切换的输入信号能保证在两个周期内锁定。对于变频信号，其频率跟踪速度也 快。在环路中使用了单片机以对输入信号的频率变化进行预测，从而进一步提高其跟踪 精度。     

超低频移相信号发生器的研究

针对模拟电路信号发生器电路存在的输出信号的频率和波形的精确度难于保证等缺点，采用直接数字波形合成技术，设计了一种晶体稳频超低频移相信号发生器，该信号发生器不仅可对输出信号实现数控调频，调相和波形选择，而且具有稳定性好和调节精度高等特点。     

结合跳频的二重频率分集四相差分移相组合编码调制

提出了一种适于在短波电离层反射信道上传输数据信号的新方案——结合跳频的二重频率分集四相差分移相组合编码(2FD4DPSK/FH)体制。针对短波信道的特点,采用组合编码、跳频和频率分集技术构造出这种编码,解释了这种编码体制抗击短波电离层反射信道上存在的多径时延引起的码间串扰和减小衰落对信号影响的原理。最后确定了该编码体制主要参数的选择范围,分析了采用这种编码体制的短波传输数据系统的整体性能。     

一种用于Z-80系统的数字频率采样接口

本文讨论一种数字频率采样接口。对于差动的双频率输入信号,应该完成采集、求差及累积运算,并按严格的时序向计算机进行数据传送。这些功能通过一个同步控制逻辑完成。对内同步控制方法及同步时钟周期确定的原则作了说明。作为一种可编程接口电路,多种功能的数据采集模式通过相应的接口软件来实现。     

直接数字频率合成技术在跳频通信中的应用

介绍了跳频通信（FH）和直接数字频率合成器（DDS），分析了将直接数字频率合成器应用于跳频系统的方法和问题。