DDS脱硫工艺分析

论述了DDS催化剂的催化机理及DDS溶液脱硫基本原理,讨论了DDS生化湿法脱硫技术工艺流程及工业应用,验证了DDS生化湿法脱硫技术的可行性.     

DDS应用的频率规划及相位抖动分析

介绍了DDS原理,以及DDS应用的频率规划的意义和主要内容。并以相位抖动为出发点,详细分析了其相位误差。运用傅里叶级数,研究DDS在有相位抖动时,D/A输出端的频谱特征,给出DDS输出频谱杂散散布顺序。     

基于正弦分段线性近似算法的DDS频谱分析

直接数字频率合成技术在数字通信系统中被广泛采用..但是DDS本身的结构决定了其输出信号中存在无法消除的杂波,采用严格的数学方法分析了基于分段线性近似DDS中的频谱。得到DDS输出信号的时域和频域数学表达式,为精确计算DDS的杂散抑制度提供了方便。并作出八分段近似DDS的误差分析和频谱图。     

基于DDS的新型频率合成器的研究

对DDS基本原理进行了简要介绍,利用信号分析的方法对DDS理想输出进行频谱分析．研究了一种基于DDS用电子开关和倍频器链构成的新型频率合成器设计方案,较以前的研究改善了DDS频率上限与杂散抑制,取得了较好的实验数据并给出了采用该方案的具体实验结果．     

基于FPGA的DDS设计

本文首先论述了直接数字频率合成(DDS)技术的发展,并将直接数字频率合成技术与传统的频率合成技术进行了比较。然后深入研究了DDS的工作原理和基本结构,阐述了基于可编程逻辑器件(FPGA)实现DDS技术的意义。重点介绍了DDS技术在FPGA中的实现方法。在系统设计的过程中,本文以Altera公司的FPGA芯片EP2C5T144C8为核心,利用开发工具Quartus II软件,实现DDS设计。     

DDS原理及其应用

本文在深入分析了DDS波形产生原理，控制方式，频谱特性，对当前流行的主流DDS芯片做了详细的对比，并设计出一套基于MCS-51芯片和AD9851芯片的DDS波形发生系统，并总结了DDS目前的问题和未来的发展方向。     

DDS在电子测量与仪表中的应用

介绍了直接数字式频率合成（DDS）技术的基本工作原理及其DDS在电子测量与仪表中的应用，并对相位截断条件下DDS的输出频谱进行了分析．     

低杂散DDS的分析与仿真

采用时域波形分析的方法,分析了相位截断对DDS输出频谱的影响,给出了相位截断频谱的分布规律,用Matlab进行编程仿真,验证了结论。利用相位抖动技术来抑制DDS相位截断误差,最终达到改善DDS输出频谱特性的目的。     

DDS在SIMULINK中的仿真设计

简单介绍了直接数字频率合成（DDS）技术和Simulink仿真系统的特点及背景，阐述了DDS的基本工作原理并对它的主要杂散进行了分析；在Simulink环境下建立了DDS的动态仿真模型，分析了DDS动态仿真模型各模块的功能和来源；对所建系统进行了仿真实验，在实验的基础上系统地分析了仿真结果，并给出了相位截断对DDS频谱分布的影响，为研究和设计直接数字频率合成系统提供了理论和实验基础。     

DDS脱硫技术的工业化应用与推广

DDS脱硫技术自1997年10月首次工业化应用成功以来,已经取得了显著进展,尤其在合成氨工业得到了迅速推广。本文对DDS脱硫技术在工业应用中的成功经验进行了概括总结,并对DDS脱硫技术在使用过程中应该注意的几个问题做了简要阐述。     

直接数字频率合成器镜像频率的应用

直接数字频率合成器作为一种全数字器件,应用起来十分方便,但其输出的频率上限较低,使它在应用上受到了一定的限制.对直接数字频率合成器进行研究分析基础上,扩展其频率输出上限,具有十分重要的意义.介绍了直接数字频率合成器的基本原理,分析了理想情况下它的输出频谱,提出一种利用直接数字频率合成器镜像频率来提高输出频率上限的方法,并通过理论分析及仿真实验来给予验证.实验结果证明,通过加入带通滤波器和放大器可以提取出稳定的镜像频率进而利用.     

基于FPGA的直接数字频率合成器设计

直接数值频率合成(DDS)是把一系列数字量形式的信号通过D/A转换器转换成模拟量形式的信号合成技术,在通信领域,DDS因具有频率转换时间短、分辨率高、输出相位连续、相位噪声小等优点得到良好的应用。本文从工程应用的角度给出了DDS的verilog HDL设计,重点给出了波形选择、幅值、频率、相位及DAC TLC5615驱动输出等几部分的设计。     

高分辨率DDS的FPGA设计

直接数字频率合成器DDS在数字通信系统中的地位是非常重要的，其应用包括上下变频、调制解调、软件无线电等。DDS的优点是具有极高的分辨率、频率转换速率快、相位噪声低等；缺点是杂散度抑制比性能差，很难做到-65dB。DDS的实现一般采用查表法，且相位累加器地址到表询地址的映射采用量化方案。又利用FPGA，采用线性插值查表法对。DDS进行了实现。该方案利用了相位累加器的所有有效位，使DDS的性能得到提高，杂散度抑制比达到了-70dB。同时具有硬件资源占用少、设计灵活等优点。     

DDS技术的FPGA设计与实现

介绍了用Altera的FPGA器件(EPFl0K10)来实现DDS专用芯片的功能，详细讨论了DDS技术的FPGA的设计和实现．     

基于EP1K30TC-114的DDS的优化设计与实现

为了提高系统速率和信号质量,改善系统的可控性,降低成本,笔者利用现场可编程逻辑门阵列FPGA芯片EP1K30TC-144成功地实现直接数字频率(DDS)系统合成,阐述了DDS的原理及其在FPGA中的设计思路、优化实现方法,电路结构,给出了DDS合成的VHDL源程序,克服了专用DDS芯片的输出频带范围有限,输出杂散大等缺点.     

基于FPGA的数字传输抖动损伤的可控化实现方法

为了在室内模拟出一套可控的抖动损伤加载系统,省去数字传输网的各种设备室外调试耗费的大量的人力、时间和经费,本文首先简要分析了数字传输抖动产生的原因以及其对网络性能的影响.其次提出了利用正弦调制的方法进行抖动模拟,给出了双直接数字频率合成器(DDS)结构的实现方案.最后基于现场可编程逻辑阵列(FPGA)实现了中心频率、抖动频率和抖动峰-峰值均可控的抖动模拟算法.研究表明,采用双DDS结构实现抖动模拟方法切实可行,具有一定的使用价值.该算法已经在信道模拟器对数字传输的损伤加载模拟中得到应用,效果良好.     

基于BCD码的模10i相位累加器DDS设计

为了简化DDS系统频率控制字的计算处理,提出基于BCD码模10i相位累加器的DDS设计方案.详细介绍了BCD码相位累加器的设计以及应用于DDS系统的相关问题.由于BCD码逐位计算需使用同步多时钟系统,其工作速度较慢,所以它适合应用于频率范围在数MHz以下的DDS信号发生器的单片式设计.     

频率合成解决方案

介绍几种常见的频率合成方案,着重分析PLL频率合成及DDS频率合成的工作原理,分别介绍了两种频率合成集成电路的应用并进行了对比。     

相位截尾对DDS输出频谱影响的分析与计算

采用时域波形分解的方法，分析了相位截尾对DDS输出频谱的影响，给出了相位截尾误差频谱的分布规律，提出一组误差谱的高精度快速算法，并对其作了仿真，波表数据表地址字长较长时，可采用其中的近似算法，较短时则可采用精确算法。     

基于FPGA的DDS信号源设计与实现

利用DDS和FPGA技术设计一种信号发生器.介绍了该信号发生器的工作原理、设计思路及实现方法.在FPGA器件上实现了基于DDS技术的信号源,并可通过键盘控制其输出波形的各种参数,频率可控范围为100 Hz～10 MHz,频率调节步进为100 Hz,频率转换时间为25 ns.