共查询到18条相似文献,搜索用时 78 毫秒
1.
用VHDL语言在CPLD/FPGA上实现浮点运算 总被引:9,自引:0,他引:9
介绍了用VHDL语言在硬件芯片上实现浮点加/减法、浮点乘法运算的方法,并以Altera公司的FLEX10K系列产品为硬件平台,以Maxplus Ⅱ为软件工具,实现了6点实序列浮点加/减法运算和浮点乘法运算。 相似文献
2.
该文在介绍有限冲激响应(FIR)数字滤波器理论及常见实现方法的基础上,提出了一种基于FPGA的高效实现方案.该方案采用对称结构、加法和移位代替乘法运算、优化的CSD编码、流水线和级联技术等方面对传统的设计方法进行了改进,并借助FPGA滤波器芯片和Quartus Ⅱ软件、Matlab软件对该方案进行了仿真验证.仿真实验结果表明:此种FIR滤波器的实现方法运算速度快、实时性好、节省硬件资源,其性能优于传统的FIR滤波器设计方法. 相似文献
3.
为了减少有限长单位冲激响应滤波器对FPGA资源的消耗,在水平共同子表达式消去算法和垂直共同子表达式消去算法的基础上,提出了一种优化CSE算法来设计滤波器,使滤波器运算单元得到更多的资源复用.应用DSP Builde:建立模型,以图形化界面实现一个32阶的低通有限长单位冲激响应滤波器,并用Modelsim和Quartus II进行仿真.仿真结果表明:运用优化CSE算法设计的有限长单位冲激响应滤波器比用传统CSE算法设计的滤波器使用更少的逻辑单元,且优化设计的有限长单位冲激响应滤波器较直接乘法实现方式及分布式实现方式节省较多的硬件资源.最后,在Altera公司DE2开发板上实现所设计的滤波器,硬件实现表明所设计的滤波器滤波效果和仿真结果一致. 相似文献
4.
阐述了基于有限脉冲响应数字滤波器FIR的可编程逻辑器硬件实现的优化和改进方案.介绍了FIR滤波器原理及传统线性FIR滤波器的实现结构,提出了并行FIR滤波器的结构改进思路,详细地说明了各模块具体功能的实现及采用技术,最后给出了并行FIR的拓展应用方案. 相似文献
5.
文章主要研究了基于传统的乘累加(MAC)结构的FIR滤波器设计的2种方法,在此基础上研究了一种新的基于分布式算法(DA)的FIR滤波器设计的硬件结构,分析了DA算法结构较MAC结构的优点。最后设计了一个8阶8 bits的基于DA结构的FIR低通滤波器,并在Altera FPGA上进行硬件实现。 相似文献
6.
7.
本文主要研究IIR数字滤波器的设计及实现。研究出由几种典型的模拟滤波器实现IIR数字滤波器的设计方法,比如:Butterworth模拟滤波器,并且采用MATLAB 7.0编程工具来具体实现。通过对IIR滤波器的具体研究,确立了MATLAB设计流程,结果证明该设计方法的可行性,并且为进一步在定点DSP硬件上的实现奠定基础。此外,本文还对在DSP上实现的一些关键问题做了简介。 相似文献
8.
基于Matlab的FIR滤波器设计及FPGA实现 总被引:2,自引:0,他引:2
FIR滤波器是一种被广泛应用的基本的数字信号处理部件.针对常用的软、硬件方法设计实现FIR滤波器存在的问题,提出采用Matlab的窗函数方法设计并在FPGA上高速并行实现严格线性相位FIR滤波器的方案.其可以方便地调熬滤波器的阶数和系数,适合不同场合的应用.通过编程调试结果表明,该设计是可靠的,可作为高速数字滤波器设计的较好方案. 相似文献
9.
文章根据IIR数字滤波器的设计原理,简要介绍了MATLAB环境下IIR数字滤波器的设计方法和操作步骤,并以双线性变换法设计一个巴特沃斯IIR数字滤波器为例,详细介绍了用软件实现滤波器的设计过程,通过软件仿真验证了结果的正确性,具有较强的通用性. 相似文献
10.
论述了任意长度生成多项式的循环冗余校验方法,利用硬件描述语言VDHL设计CRC编码器,最终在Altera公司的FPGA芯片EPF10k10LC84-3上进行验证。该方法简单、灵活、快速。 相似文献
11.
有源冲激响应(FIR)数字滤波器是现代数字信号处理的一个重要方法,且在很多领域得到了广泛的应用.根据TMS320F240芯片的结构特点,充分利用片内RAM,对FIR滤波器运算的指令代码进行优化,提出了一种有效的FIR滤波器实现方案.为了提高程序的运行速度,本滤波器采取的方法是,把滤波器的系数以及每次要处理的输入采样数据全部存放至片内数据区,这样可获得程序的最佳运算速度.结果表明,此方法具有快速性和准确性,可以有效地抑制变频器的谐波. 相似文献
12.
结合FIR傅里叶级数设计法和窗函数的基本原理,提出先将FIR滤波器的脉冲系列自由分布于-1-1之间,然后优化求逆,获得预期FIR滤波器特性的新思路,根据预期频率特性的指标要求,建立脉冲值的优化模型,通过遗传算法来求解,所得的优化解,使对应FIR滤波器的频率特性较好地满足预期频率特性的要求,该设计具有方法简单、自由度高、灵活性和鲁棒性高的特点。 相似文献
13.
阐述了采用Alter公司的StratixⅡ系列FPGA设计高速FFT处理器的实现方法及技巧;充分利用其芯片的硬件资源,减少复杂逻辑,采用流水方式对复数数据实现了FFT运算;整个设计采用流水与并行方式尽量避免“瓶颈”的出现,提高系统时钟频率,达到高速处理;实验表明,此处理器既有专用ASIC电路的快速性,又有DSP器件灵活性的特点,适合用于高速数字信号处理。 相似文献
14.
基于FPGA的SD转换器的设计与实现 总被引:3,自引:2,他引:1
文章提出了一种采用Altera公司的Cyclone系列EP1C6F256C8FPGA芯片设计SD转换器的硬件电路的方法,并以一个加海明窗的160阶Fir低通数字滤波器进行数字信号处理,设计经软件仿真和硬件仿真,结果表明电路性能可靠,SD转换精度较高。 相似文献
15.
在卫星观测系统中,CCD相机对高精度图像实时跟踪时,为得到高信噪比高分辨率的图像,必须对图像进行实时相关处理.而现有软件实现速度不高,不能实现其实时性.本文在分析图像相关处理快速算法的基础上,使用Altera的Quartus Ⅱ软件,完成了其中的核心模块--FFT算法的硬件实现,提高了处理速度;并运用DSP处理器,设计了一个基于FPGA的实时数字图像处理系统.文中给出了系统的硬件电路和软件算法模块.仿真和调试结果表明:用FPGA与高速数字信号处理算法的结合,可以满足系统对图像进行实时处理的要求. 相似文献
16.
讨论了一种以FPGA为核心的多路温度测量系统、该系统能进行单路定时和多路循环温度测量;以及测量数据的存储和异步传送;并具有高集成度、高速和高可靠性的特点. 相似文献
17.
应用DSP处理器,设计了一个基于FPGA的实时图像处理系统,通过对此系统的分析表明,用FPGA与高速数字信号处理算法的结合,可以实现系统对图像进行实时处理的要求. 相似文献
18.
一种雷达信号侦察处理器的设计与实现 总被引:1,自引:0,他引:1
研究一种基于FFT/IFFT、全FPGA实现、环形结构的电子战数字接收机信号处理器.该处理器由4片FPGA分别实现高速数据传输接口、FFT/IFFT运算及信号的时/频域检测,FPGA以分布式、多总线、并行、流水方式工作.可检测最多4个同时到达的脉冲雷达信号的载波频率及脉冲描述字等参数,当采用256 K(1 K=1024)点的FFT变换3、2 K点的IFFT变换时,检测出4个信号的典型用时约20 ms.由一块板卡完成了数据的接收、运算和时频域信号检测等工作. 相似文献