关于竞争冒险的发现和消除

本文从可靠性出发着重介绍如何发现和消除开关线路中的竞争冒险现象,并结合具体实例说明其要点,以供从事有关专业的同志参考.     

基于门电路的消除译码器竞争冒险方法

目的 通过电路改进消除译码器构成的中规模组合电路中常出现的竞争冒险现象。方法 在输出端增加门电路或者更换与非门电路。结果 Multisim 14.0软件仿真结果显示,译码器所构成的组合逻辑电路竞争冒险现象可以有效消除。结论 与接入RC电路相比,减少了波形的失真,避免了小电容选取困难,纯粹由数字电路器件构成,利用门电路便于集成,对整个电路信号传输影响较小。     

数字系统中的竞争冒险及其消除方法

在数字系统中,竞争冒险现象的存在对整个系统工作的影响是严重的,尤其在具有记忆功能的时序电路中,险象造成的后果,可以导致整个系统错误动作,输出值永远偏离正常值或发生振荡.本文仅此问题作一分析,引起同行共鸣!     

消除电平异步时序电路中竞争冒险的探讨

本文认为信号通过门电路时必然具有的传输延时，是异步时序电路产主组合竞争冒险的重要原因，而输入变化慢于状态变化，则是时序竞争冒险产生的原因。识别组合竞争冒险需要用代数法和卡诺图法，识别时序竞争冒险时可以直接从状态转移表中求之。文章还认为，消除组合竞争冒险的措施有四种：引入封锁脉冲、引入选通脉冲、接入滤波电容和修改逻辑设计。消除时序竞争冒险的方法，则是在由Y到y的延迟线上人为地插入新的延时元件。     

竞争冒险检查和消除的仿真实例分析

讨论了清华大学余孟尝主编的《数字电子技术基础简明教程》中增加冗余项消除竞争冒险的例子中隐含的其他竞争冒险现象,应用PSpice8.0软件快捷、全面地检查了该例子中存在的竞争冒险,准确地判断出所采取的竞争冒险消除措施是否有效,并以此说明了在电路仿真和电子技术实验教学中的重要作用.     

消除电平异步时序电路中竞争冒险的探讨

本文认为信号通过门电路时必然具有传输延时，是异步时序电路产生组合竞争冒险的重要原因，崦输入变化慢于状态变化，则是时序竞争冒险产生的原因，识别组合竞争冒险需要用代数法和卡诺图法，识别时序竞争冒险时可以直接从状态转移表中求之。     

组合逻辑电路竞争冒险现象消除方法仿真分析

组合逻辑电路在工作状态转换过程中经常会出现竞争冒险现象,竞争冒险会对数字系统产生不良影响甚至使其产生逻辑混乱。以Multisim软件为平台进行虚拟的仿真实验,分析消除竞争冒险现象的基本方法。     

组合逻辑电路中的竞争冒险现象的判断和消除

通过对组合逻辑电路中的竞争冒险现象的判断，给出了组合逻辑电路中的竞争冒险消除方法．     

计数电路中竞争冒险消除的一种方法

通过对计数电路中采用小电容消除竞争冒险的方法进行分析与实验，提出利用时序逻辑电路的特点，将小电容并联在产生竞争冒险现象电路输入端的新设计，其优点是：完全可以避免竞争冒险动作的产生，同时在对数字电路系统性能影响方面优于将小电容并联在输出端的方式，且方法简单易行。     

消除多片模拟多路调制器冒险竞争的电路设计方法

文章推出二级扩充设计法:从电路结构上彻底根除了产生冒险竞争的条件,从而圆满地解决了该问题.最后总结出设计方法的关键性结论,并将设计法推广到更大一级规模的AI电路设计之中.     

竞争冒险的计算机处理

用手工作业方法,发现与消除逻辑网络中的竞争冒险现象,现已不适应形势的需要.本文针对此,提出利用计算机自动发现与消除逻辑网络中的竞争冒险,从而提高逻辑网络的可靠性.文中提供的源程序业已调试成功.     

“竞争—冒险”现象判别及消除的线段布尔代数法

本文根据“线段布尔代数”理论,给出了组合逻辑设计中“竞争—冒险”现象判别及消除的一种新方法。     

CPLD应用中计数器竞争-冒险现象的一种消除方法

针对CPLD应用中计数器存在竞争 冒险现象的特点,为了能在基于CPLD的时序系统的设计中正确地、方便地使用计数器的输出,提出了一种消除CPLD计数器输出竞争-冒险现象的简便方法。仿真结果表明了该方法的有效性。     

数字电路中竞争与冒险及其对策

通常人们总是考虑数字电路达到稳定状态的逻辑关系而往往忽视其过渡过程。实际上,设计一个实用的数字系统,如何考虑不周,虽然从逻辑关系上看完全正确,但调试时,常产生逻辑混乱,得到错误的结果。其重要的原因之一是数字电路中的竞争与冒险,即数字电路的过渡过程所引起的。有关参考文献认为,同步时序电路中,由于同步脉冲的作用,可不考虑竞争与冒险问题。本文从竞争与冒险产生的机理出发,指出同步时序电路中同样存在竞争与冒险,并提出了准确工作的条件。本文还提出了数字系统中大范围内竞争与冒险的新概念,通过实例,提出了解决的办法。     

逻辑电路中的竞争和冒险

在逻辑电路的设计过程中,由于门电路的延迟和输入信号经不同级数的门传输到输出级,从而在电路中出现竞争,有可能导致冒险,产生错误的结果,影响电路的正常工作。     

时序逻辑电路中的竞争冒险

分析了异步时序逻辑电路和同步时序逻辑电路中的竞争冒险现象,给出了消除竞争冒险的方法和途径．     

数字电路中竞争冒险现象的分析与研究

竞争冒险是数字电路中特有的现象,该现象主要于器件的延时造成的。在对组合逻辑电路进行设计时,人们通常会忽视这个问题,导致逻辑上准确无误,实际调试时却得到了错误结果的现象。本文在对竞争冒险产生的原因、判断方法分析的基础上,辩证的提出了不同情况下消除竞争冒险的可行方法,并总结了实际应用中的竞争冒险的敏感度问题。     

逻辑电路中竞争与冒险现象的一种描述

逻辑电路中竞争与冒险现象的描述有多种方法,如波形图法、代数法、几何图法等.本文介绍一种条件状态转移图的描述方法,它具有直观、形象、全面、概括的优点,可以清晰地揭示出竞争冒险现象产生与发展变化的形态与后果,为分析和克服此现象提供条件.     

论组合逻辑电路中的竞争冒险现象

在组合逻辑电路中可能出现竞争冒险现象,竞争冒险可影响电路功能甚至破坏电路正常运转。其产生原因包括:门电路开关电平的时间差和门电路延迟时间。竞争冒险可通过逻辑函数判断,逐级列出电路真值表及试验方法进行检查。可以采用加选通脉冲,加封锁脉冲,函数式简单变换／增加冗余来积项,输出端并联电容等方法以消除竞争冒险。