SOI技术的现状、趋势和挑战

本文通过讨论SOI芯片的制作、SOI电路的特性、典型SOI器件的结构和性能阐述了SOI技术的现状，同时介绍了与SOI技术未来有关的一些关键问题．本文还强调了为了在商业领域与体硅材料竞争SOI材料面临的挑战。     

硅及硅基半导体材料中杂质缺陷和表面的研究

随着超大规模集成电路设计线宽向深亚微米级（<0.5μm）和亚四分之一微米级（<0.25μm）发展，对半导体硅片及其它硅基材料的质量要求越来越高，研究上述材料中各种杂质的行为，控制缺陷类型及数量，提高晶体完整性，降低表面污染和采用缺陷工程的方法改善材料质量显得尤为重要。文章阐述了深亚微米级和亚四分之一微米级集成电路用大直径硅材料中铁、铜金属和氧、氢、氮非金属杂质元素的行为，点缺陷及其衍生缺陷的本质与控制方法，硅片表面形貌、表面污染与检测方法的研究热点。同时还介绍了外延硅、锗硅及绝缘体上硅（SOI）等硅基材料的特性、制备及工艺技术发展趋势，展望了跨世纪期间硅及硅基材料产业发展的技术经济前景。     

0.18μm SOI NMOS单粒子效应中电荷累积机理的仿真研究

为研究0.18μm SOI工艺集成电路单粒子入射时电荷累积的机理,分别对电容和NMOS进行了单粒子入射的仿真研究。仿真结果表明,单粒子入射时,MOS电容中的电荷累积主要由位移电流引起;而在SOI NMOS中的电荷累积还有第二种机制,即当单粒子入射位置在体漏结附近时,漏极和体接触产生的电荷累积。第二种机制会对SOI工艺集成电路的单粒子加固方法产生重要影响。     

科技短波

超大规律集成电路用硅片在沪制成前不久上海硅材料厂利用本厂和国内现有设备及工艺技术,开展超大规模集成电路用φ200毫米硅片研制,获得成功,并已通过专家鉴定。该项研制为今后上海大直径硅片的发展以及直径200毫米硅片生产线的建设奠定了技术基础。     

SiGe沟道SOI结构混合模式晶体管的设计与模拟

提出采用SiGe沟道SOI结构混合模式晶体管（SiGe SOI BMHMT）构成适合在低电压下工作的新型集成电路，该电路比CMOS电路具有更大的电流驱动能力和更好的性能，对不同导电类型的SiGe SOI BMHMT、SiGe SOI MOSFET、SOI BMHMT和SOI MOSFET器件进行了工艺模拟和器件模拟，结果表明，SiGe SOI BMHMAT由于应变SiGe层中空穴迁移率的提高，阈值电压降低。存在衬底栅极和横向双极晶体管，使得其驱动电流比其他结构器件的驱动电流明显提高。     

中子辐照半绝缘硅衬底上的SOI技术

本文描述了一种新奇的 SOI 技术:中子辐照单晶硅形成半绝缘材料,经激光扫描退火恢复表面层的半导体特性并由此组成了 SOI 结构。在这个结构上我们制作了 n 沟 MOSFET。本文研究了这种半绝缘层的性质,这种技术的工艺流程和条件以及用这种方法制得的 MOS 器件的性能.     

前瞻布局,推动产业跨越式发展

正如果说林国强院士身上代表了科学家的韧劲,此次科技奖励大会另一位获科技功臣奖的王曦院士身上则是完美展现了科学家的眼界与谋略。王曦院士长期致力于载能离子束与固体相互作用物理现象研究,并将其应用于高端集成电路衬底材料SOI(Silicon-on-insulator)的开发,解决了我国急需的航天电子器件的"有无"问题;随后基于这一核心技术创建了我国唯一的SOI材料研发和生产基地——上海新傲科技股份有限公司,成功实现了我     

乐山市与中科院举行硅材料技术及产业化发展研讨会

2008年10月30-31日中国科学院副院长李静海、阴和俊一行赴乐山硅材料产业化基地进行调研，院地联合举行了“乐山市与中国科学院硅材料技术及产业化发展研讨会”。     

前进中的有机硅化学及材料技术教育部重点实验室

<正>杭州师范大学有机硅化学及材料技术实验室从1991年以来就致力于有机硅材料的研究与开发,迄今已成为杭州市、浙江省、教育部的重点实验室,是国内唯一一家从事有机硅材料研究与开发的部级重点实验室。     

第十五届全国半导体集成电路、硅材料学术会议即将召开

第十五届全国半导体集成电路、硅材料学术会议将于2007年11月1日在重庆市召开。[第一段]     

一种半导体压力传感器

根据有限元工具ANSYS的分析结果,设计了一种半导体压阻式压力传感器——绝缘体上硅(SOI)压力传感器,并完成了制作.测试表明,除具有良好的静态特性之外,与同类压力传感器相比,SOI压力传感器的工作温区宽,最高工作温度可达220℃;稳定性高,30d内的零点漂移小于0.2%;温度特性好,灵敏度温度系数约为-5.1×10-4/℃.此外传感器的结构简单,采用半导体集成电路平面工艺结合微机械加工技术制作,易于实现批量生产,有广阔的应用前景.     

绝缘体上硅场效应晶体管热导率尺度效应模型

针对硅微纳米薄膜热导率存在严重尺度效应的问题,提出一种等效边界散射自由程近似的全耗尽绝缘体上硅(FD SOI)金属氧化物半导体场效应晶体管(MOSFET)硅薄膜热导率尺度效应模型。探讨硅材料内声子散射机理,量化考虑束缚态与自由态电子影响的声子弛豫时间,推导得到硅材料热导率解析模型;深入研究声子边界散射机制,近似求解衡量尺度效应的衰减因子,获取等效声子边界散射平均自由程;考虑由粗糙度引起的界面效应,利用Matthiessen规则将硅材料内声子散射与声子边界散射等过程进行耦合,建立起适用于纳米FD SOI MOSFET硅薄膜热导率解析模型,并利用Asheghi原始模型与实验测试数据对等效边界散射自由程近似热导率模型进行了验证。模型计算结果表明,硅薄膜内声子边界散射等效平均自由程约为薄膜厚度的2.5倍。声子边界散射在微尺度与纳尺度声子热传输过程中占据主导地位,决定了硅薄膜内声子超快热传输特性。采用等效边界散射自由程近似的热导率模型能够与Asheghi模型及实验测试数据较好地吻合,更加凸显衰减因子的物理意义以及有效地揭示纳米器件有限空间热导率的尺度效应。     

电子设计自动化技术发展动态

电子设计自动化(Electronic Design Automatic,简称EDA)技术起源于集成电路(IC)技术和计算机辅助设计(CAD)技术的发展,随着集成电路技术和计算机技术的迅速发展,EDA技术已成为电子学领域的重要学科,并已形成一个独立的产业部门。它的兴起和发展,又促进了集成电路和电子系统的迅速发展。当前集成电路技术发展到了以深亚微米工艺为基础的ASIC(专用集成电路)时代。在ASIC时代,系统设计人员可以利用EDA工     

CMOS集成电路设计技术探索和分析

CMOS集成电路其本身具有较强的工作性能,并且运行时功耗相对较低,被广泛地应用在电子元器件的设计中。在集成电路技术迅猛发展的情况下,随着芯片集成的强化与电路性能的提高,在对产品进行开发的过程中采用传统方法和手段显然已经不能与快速发展的现代社会相适应了。因此,对集成电路的设计技术进行探索和分析,并不断地进行升级、改造和完善,是其发展的必然要求。该文对CMOS集成电路的特点进行了分析,并且对于其设计技术进行了进一步的探索。     

中子辐照半绝缘硅衬底上的SOI技术

本文描述了一种新奇的SOI技术:中子辐照单晶硅形成半绝缘材料,经激光扫描退火恢复表面层的半导体特性并由此组成了SOI结构.在这个结构上我们制作了n沟MOSFET.本文研究了这种半绝缘层的性质,这种技术的工艺流程和条件以及用这种方法制得的MOS器件的性能.     

采用PMMA的M-Z型热光开关性能的有限元分析

应用有限元法对采用有机聚合物PMMA的M-Z型热光开关进行了分析,重点考察了器件的的功耗和速度,计算结果表明此类结构的光开关的功耗可低至3.6 mW,比硅材料的SOI热光开关的功耗低两个数量级,这对于大规模的的集成非常有利,同时开关的上升和下降时间可达到14 ms和16 ms.     

浅谈机电一体化技术的现状和发展

自电子技术一问世,电子技术与传统的机械技术的结合就开始了,特别是出现了半导体集成电路和以微处理器为代表的大规模集成电路以后,"机电一体化"技术更有了飞速发展,可以说机电一体化是现代科学技术发展的必然结果,已经引起了人们的广泛注意。本文简述了机电一体化技术的基本概要、发展"机电一体化"的思路,综述了国内外机电一体化技术的现状,进一步分析了机电一体化技术的发展趋势。     

0.18um SOI器件技术抗SET设计加固方法

本文介绍0.18um SOI器件技术中SET（Single Event Transient）的原理模型及设计加固方法,并结合工艺具体参数利用TCAD仿真工具进行了模拟仿真。探讨SET在0.18um SOI器件技术中的微观机理,提出0.18um SOI工艺SET设计加固方法。本文重点在于器件和电路级的探讨与加固,尤其是器件物理结构上的SET机理模型及加固设计。     

科技人才招聘

中国科学院微电子研究所2008年度"百人计划"招聘启事中国科学院微电子研究所成立于1958年,通过长期不懈的努力,已成为国内微电子领域最重要的研发机构之一。为了加强学科的发展,现诚聘相关专业"百人计划"研究员。1.研究方向1)硅器件与集成技术研究室主要研究方向集中于SOI CMOS集成电路制造技术和亚50nm CMOS关键工艺及新器件结构、下一代光刻及掩模技术、MEMS微细加工新技术。     

集成电路及其知识产权法律保护

本文以国内外集成电路技术和集成电路工业为基础，剖析了集成电路开发特点和集成电路布图设计的固有特性，阐述了集成电路知识产格法律保护问题。