Turbo码编码器的FPGA实现

探讨了卷积Turbo码编码器实现过程中的关键问题,结合第3代移动通信系统中给出的Turbo码分量编码器方案,以Flex10k系列FPGA芯片为硬件平台,使用MaxplusⅡ开发工具,通过VHDL语言编程的方法实现整个卷积Turbo码编码器.仿真结果表明该编码器的正确性和合理性.     

非系统Turbo码

本文分析了非系统Turbo码的特性，从错误平层角度上看，非系统Turbo码有效自由距离属性使它比系统Turbo码取得更低的错误平层。本文还设计了一种新型的非系统Tuebo码的编译码器，并对相应的等价的非系统Turbo码与系统Turbo码的性能进行了比较。     

Turbo码系统仿真及性能分析

在描述Turbo码的基本结构的基础上,对Turbo码进行计算机仿真研究,通过系统仿真讨论影响Turbo码性能的一些主要因素,并给出相应的仿真结果及分析。     

Turbo码最优周期交织器的设计

从码重分布的角度分析了影响Turbo码性能的原因，介绍了Turbo码最优周期交织器的概念，为Turbo码提供了一种新的交织器设计方法。经实验验证，用提出的方法所设计的交织器具有较好的性能，易于实现。     

基于全交织的Turbo码方案

根据Turbo码编码器的组成及码序列交织的原理，提出了一种全交织的Turbo码方案，码距离分析表明，该方案能减少输出码组中最小汉明距离码字的分布，提高系统对突发误差的抗干扰能力，仿真结果显示，采用该方案可得到0．5dB左右的最大编码增益。     

RS(15,9)编码器IP Core的实现

RS编码器IP核设计的难点是提高编码电路的编码运算速度。采用基于多项式乘法理论的GF(2”)上4位快速有限域乘法的方法，提高了编码电路中乘法器模块的运算速度，并对传统的编码电路进行优化，从而解决了运算速度慢的问题。使用Verilog HDL语言和Verilog7．0软件，设计了RS(15，9)编码器，通过仿真及软、硬件验证了设计的正确性。     

基于RADIX 4算法的Turbo编译码仿真分析

现代通信系统对数据传输速率的要求不断提高，在第三代移动通信系统 TDSCDMA中，一般意义的Turbo译码算法性能越来越不能满足实际的需要，通过研究Turbo码结构和编译码方法，对基于RADIX 4算法的Turbo译码进行了理论阐述和性能分析，结果表明新算法在复杂度和性能损失不大的情况下，译码速度和减少功耗方面有了较大的提高，证明该方法具有很好的实用价值。     

Turbo码的基本原理及发展

本文介绍了Turbo码的编译码的结构,并详细分析了影响其性能的关键技术,最后简要介绍了Turbo码的应用.     

二进制与非二进制Turbo码性能研究

分别介绍了二进制Turbo码和非二进制Turbo码的编码器原理和译码器原理,重点研究了影响编码器性能的因素和MAP迭代译码算法,并对非二进制Turbo码的MAP算法做了相应的修改.仿真结果表明,在不同信噪比下,非二进制Turbo码的误比特率性能比二进制Turbo码的误比特率性能好.     

Turbo码多级调制及性能分析

将Turbo码进行多级调制,然后进行多步译码.根据信息理论,将Turbo码设计出不同的码率,让低层码具有较高的纠错能力,而让高层码具有较高的传输信息的能力,从而提高系统传输率;并对Turbo码多级调制的误码性能进行分析,得出误码率计算公式;还对Turbo码调制方案进行了仿真,证明了结论的正确性.     

数据采集接口ADC_USBIP核的设计和验证

USB接口以其速度快、功耗低、使用方便,为PC外设的数据采集设备提供了很好的支持。ADC_USB IP核是为了实现数据采集器AD与PC之间高效传输数据以及控制而设计的。介绍了USB总线协议和通信原理,重点阐述了ADC_USB IP核关键模块的设计和验证,对USB协议的数据流、传输等进行了深入的分析,用Verilog HDL对IP核RTL级代码进行了编写,在Quartus软件平台上进行了FPGA综合,并在FPGA开发板上调试成功。     

一种16位CPUIP核的功能验证方法

分析了IP核设计过程中功能验证的重要性,研究了CIU96B IP核设计,在此基础上提出了一个相应的验证平台设计,仿真显示该验证平台结构的实现了对该IP核的验证,有效地促进了该IP核的设计.     

USB IP Core的设计

USB(通用串行总线)足一种新的外设连接技术，凭借其速度上的优势和良好的通用性等优点得到了广大使用者的认可，已经逐步成为PC机的一种标准接口．USB设备端接口控制芯片是一个USB应用设备与主机通信的桥梁，而USB内核(USB Core)则是：占片内部的一个关键模块．本文以USB设备端接口控制芯片的设计项目为背景，简单介绍了USB1．1规范的协议层内容，讨论了USB设备控制芯片的整体框架，重点描述了芯片中USB内核的功能结构及设计思路，此外，还介绍了对USB内核的功能仿真和系统验证．     

USB 2.0接口IP核的开发与设计

介绍了一种基于USB2．0协议的设备接口的IP核设计,着重研究了USB2．0协议控制器、缓存控制器、工作模式控制等硬件数字电路的实现,该电路支持高速(480Mbps)和全速(12Mbps)传输．为了满足USB2．0高速的传输要求,减小硬件设计的复杂性和硬件开销,整个系统采用硬件电路和MCU固件结合的方法进行设计,同时使用了不同传输方式缓冲区共用的双缓冲区缓存结构,因此电路具有实现简单,硬件开销小,传输速度较高等优点．设计的电路已经通过FPGA验证。     

基于卷积算法的离散小波变换IP核设计

该文设计了一种实现多级二维实数小波变换的集成电路IP核，可用于JPEG2000编码器中．采取易于硬件实现的卷积算法，详细分析了该IP核的各个模块和时序，经过EDA软件仿真和综合，并在自行设计的一块FPGA的PCI开发板上进行了验证和性能分析．     

基于VHDL的高可靠性RAM的IP核设计

设计一个采用扩展Hamming码来纠错的高可靠性RAM的IP核。提出一种充分利用厂商提供的,经过特殊优化的基本宏功能模块来设计RAM的IP核的方案。试验结果证明,该RAMIP核满足设计要求,可以正确的配合CPU执行指令,具备应用价值。     

二维网格互连通信的IP核研究以及实现

该文首先提出二维网格互连通信的路由算法——DRUL（Down Right Up Left）,并证明该算法是免死锁的.接着提出二维网格互连通信的实现协议,利用硬件描述语言Verilog HDL在FPGA上实现了该算法以及通信协议.逻辑仿真以及理论分析表明该IP 核适合二维网格通信.     

基于8051单片机IP设计等精度频率测量系统

本设计应用SOPC和8051单片机IP技术,设计一个等精度频率测量系统。通过在FPGA中嵌入8051单片机IP来取代单片机+FPGA方案中的实际的单片机,既节省了成本又充分利用FPGA内部资源。     

基于IP核的数字中频预失真系统设计

在分析数字预失真(DPD)基本原理的基础上,给出一种基于IP核的WCDMA数字中频预失真系统设计方案.该方案以FPGA为核心,采用XILINX公司的数字预失真专用IP核实现;同时结合该方案架构出数字预失真系统的总体框图,并最终完成DPD的软硬件测试.测试结果显示,DPD的采用可极大地提升系统性能.     

IP设计仿真平台控制软件开发及IP验证

在简要介绍基于PCI总线的IP（Intellectual Property）设计仿真验证平台的基本框架和硬件结构的基础上,论述了在Windows2000/XP下开发该平台的WDM（WindowsDriver Model）设备驱动程序和应用程序的基本方法,对其中的关键技术,如配置寄存器、内存和I/O读写、应用程序编写等作了分析,并以可编程直接存储器存取（PDMA）和图像二值化为IP验证实例.结果表明：所开发的仿真验证平台大大地提高了IP的仿真效率,优于现今测试时难以产生大批测试数据和难以获得数据处理结果的一般仿真验证平台.