建材检测微机控制系统中关键技术的实现

介绍了建材检测微机控制系统的组成，给出了该系统的工作原理图．详细阐述了控制曲线矢量化存储和挂钩操作算法的实现过程，给出了算法的流程图．阐述了键盘挂钩法和GetA-syllcKeyState函数法实现键盘控制的过程．重点介绍了用标准模板库建立数据结构的方法，分析了该种方法的优点．此关键技术已采用Visual C 6．0编程实现，并应用到实际建材检测过程中，取得了良好的效果．     

基于XML的数据仓库历史数据归档的实现

在基于XML的数据仓库历史数据归档的过程中，研究了如何利用ADO．NET技术实现将存储历史数据的关系数据库模式映射为XML模式，并实现关系数据库中历史数据的传递．形成XML文档，从而完成历史数据的归档．文中给出了实现归档的方法、部分关键程序代码以及实现的结果．     

11月合肥工业产值创新高

继前10个月工业总产值和工业增加值双双超过去年全年总量后．11月份我市规模以上工业实现总产值达136．21亿元，刷新了月度最高产值纪录，实现工业增加值42．41亿元，同比增长13．9％。1～11月实现工业总产值1320．92亿元，同比增加341．85d亿元：实现工业增加值413．83亿元，同比增长26．7％，比1～10月回落1．7个百分点。     

VC++中动态和静态连接库的实现

在比较大的应用程序中，为了实现分工协作和编程的便利，通常将程序分成几个模块．每个模块相互独立，相互协调来完成整个的工程．用户模块可以分为静态连接库和动态连接库．介绍了静态连接库和动态连接库的不同，以及它们的优缺点，并重点研究了动态连接库的实现方法．比较全面地介绍了静态连接库和动态连接库在VC中的具体实现支持．最后，编程实现并分别在VB和VC中应用了DLL，实际的应用过程表明，这种模块化方法降低了编程的复杂性，并有利于阶段性的单元测试．     

烟气脱硫控制系统的DCS实现

设计了用于工业控制的DCS系统，以实现烟气脱硫的自动化控制．本文介绍了湿法烟气脱硫的工艺概况和系统配置，详细说明了烟气脱硫过程控制的实现方法．实践表明，该系统参数调整简单方便，完全实现了自动控制，并提高了系统的安全性和工作效率．     

基于.Net的N层机房管理系统设计与实现

比较了．Net实现N层应用程序与传统开发设计的N层应用程序的不同，依据微软应用架构体系，充分运用了．Net的新特性，利用．Net工具设计、实现了学校机房管理系统，该系统具有良好的可扩展性和易于维护性．     

嵌入式Linux系统编译环境架构及其IPsec的实现

详细介绍了嵌入式Linux编译环境的架构，讨论了如何在Linux2．4环境下实现IP安全协议，实现数据安全传输，通过利用Linux实现防火墙所提供的5个钩子函数挂载点，将安全模块嵌入到Linux系统中，从而完成Linux2.4对于IP安全协议的支持，测试结果表明：这种方式完全能够实现Linux对IP安全协议的支持．很好地实现数据安全传输．     

Hook技术在视频截取中的应用研究与实现

介绍了Hook技术的基本概念和实现方法．对常用几种类型的Hook进行了分析．并且分析了截取屏幕图像的两种方法：DirectX方式和创建屏幕DC．同时介绍了Windows中视频流生成技术．通过Hook技术实现的全局热键功能．在屏幕捕捉和视频流生成技术的基础上．实现一个屏幕视频捕捉系统．并给出了实现的详细方法和步骤．比较了两种屏幕截图的方法．实验结果表明，DirectX有更好的捕捉速度，屏幕DC有更广的适用范围．     

一种单涡旋混沌系统与Chen系统的同步控制

针对目前多数混沌同步研究只在同一系统或相似结构系统中进行的情况，应用驱动-响应控制方法，实现了一种单涡旋混沌系统与Chen系统的同步控制．利用Routh-Hurwitz判据，得出了系统同步时控制参数k小于-3．7371．采用软件Matlab6．5和EWB设计电路进行了数值仿真和实验验证，结果表明，驱动-响应控制法可以有效地实现异结构混沌系统的同步控制，并且控制参数越小，实现同步所需的时间越短．     

基于线性相位FIR滤波器的FMT系统的实现方法

在分析滤波多音调制(FMT)的基本原理和优点的基础上，给出了一种基于线性相位FIR滤波器的FMT实现方案．并对该方案的实现复杂度做了讨论．数据表明，这种实现方案简单，有效地缩小了FMT和OFDM在系统复杂度上的差距．     

TD-SCDMA系统中维特比译码器的硬件实现

TD-SCDMA系统中采用约束长度为9的卷积编码作为信道编码方案之一，维特比译码器是一种人们广泛采用的卷积编码的解码器；通过分析卷积编码及维特比译码的过程，介绍了一种适合TD—SCDMA系统中软判决维特比译码器实现的硬件结构，此结构也适用于WCDMA等无线通信系统的维特比译码器的设计。     

一种基于维特比解码的超高频RFID读写器解码器设计

车辆管理和生产管理等应用对超高频射频识别(UHF RFID)读写器的灵敏度有很高的要求.读写器数字基带解码器作为接收链路的关键环节,其误码率(BER)性能直接影响读写器的接收灵敏度.维特比解码是一种广泛应用于卷积码的解码算法,利用卷积码中码元间的相互联系实现纠错解码.本文首次将维特比解码移植应用于UHF RFID系统中的FM0编码的解码算法中.该解码器利用FM0编码的记忆性,结合维特比解码的纠错能力来降低误码率.仿真结果表明,该解码器在信噪比(SNR)为7.3dB的条件下,可以将误码率降至10-5.相对于最优接收机结构,该解码算法有2.5dB的信噪比优势.     

TD-SCDMA系统中维特比译码器的硬件实现

TDSCDMA系统中采用约束长度为9的卷积编码作为信道编码方案之一，维特比译码器是一种人们广泛采用的卷积编码的解码器；通过分析卷积编码及维特比译码的过程，介绍了一种适合TDSCDMA系统中软判决维特比译码器实现的硬件结构，此结构也适用于WCDMA等无线通信系统的维特比译码器的设计。     

基于FPGA的卷积码Viterbi译码器实现方法

基于状态机设计了FPGA平台的卷积码Viterbi译码器。分析了该卷积码的格型图。利用其状态转移矩阵特点对Viterbi译码算法进行了简化。将译码器核心工作过程分为计算、比较、输出三个状态,通过计数器控制状态的转换。针对加法器不同的复用方法提出三种结构的译码器,并对不同结构的资源消耗情况进行了分析比较,这三种结构为实现更灵活的设计提供了选择依据。最后利用Modelsim软件对其进行了仿真,时序和译码结果和预期一致,证明该译码器的有效性。     

独立前向滑块式超高速Viterbi译码器结构设计

超宽带(UWB)通信系统需要高达480Mb/s的Viterbi译码器,而传统并行Viterbi译码器结构难以在现场可编程门阵列(field-programmable gate array,FPGA)上实现该速率。该文提出了独立前向滑块式并行Viterbi译码结构,解决了传统并行Viterbi译码器硬件实现存在的布线拥塞、逻辑资源消耗过大等技术难题,有效提高了系统最大工作时钟频率;同时,给出一种精简加比选单元(ACSU),通过减少加比选迭代运算阶数,降低了关键路径延时,进一步提高了系统最大工作时钟频率。完成4路并行Viterbi译码器的硬件设计,并在Xilinx Virtex-4FPGA上进行了验证,其最高译码速率达720Mb/s。     

MIMO-OFDM系统中CSI Viterbi译码算法研究

Viterbi译码器是通信系统中应用非常广泛的译码器。与其他单载波调制技术相比,OFDM系统巾的Viterbi译码有其特别之处．可以根据在信道均衡时所得到的信道频域响应系数为译码算法提供判决权重,被称为CSI Viterbi译码算法。首先介绍了OFDM系统的CSI Viterbi译码器算法,然后以V—BLAST为例推导出MIMO-OFDM系统中的CSI Viterbi译码器算法,并通过仿真证明使用CSI Viterbi算法能有效改善系统的性能。     

Design and Implementation of Single Chip WCDMA High Speed Channel Decoder

A memory and driving clock efficient design scheme to achieve WCDMA high-speed channel decoder on a single XILINX' XVC1000E FPGA chip is presented. Using a modified MAP algorithm, say parallel Sliding Window logarithmic Maximum A Posterior (PSW-log-MAP), the on-chip turbo decoder can decode an information bit by only an average of two clocks per iteration. On the other hand, a high-parallel pipeline Viterbi algorithm is adopted to realize the 256-state convolutional code decoding. The final decoder with an 8×chip-clock (30.72MHz) driving can concurrently process a data rate up to 2.5Mbps of turbo coded sequences and a data rate over 400kbps of convolutional codes. There is no extern memory needed. Test results show that the decoding performance is only 0.2～0.3dB or less lost comparing to float simulation.     

维特比译码器中幸存路径存储器的一种新的实现方法

在维特比译码器中，幸存路径存储器管理的软件、硬件实现都是重要的问题．实现的方法不同，对于电路的影响也不同．在此提出了一种幸存路径存储器的新实现方法，与传统的回溯法和寄存器法相比，该方法具有存储器用量少、译码延迟小的特点．     

无线OFDM系统信道软判决译码新方案

提出了一种基于传输信道状态检测的无线正交频分复用(OFDM)系统自适应信道软判决译码方案.方案中,输入维特比译码器的数据可信度度量,可以根据当前信道信息和同频干扰检测结果自适应地变化,能有效解决传统信道软判决方法缺乏对当前信道进行自适应跟踪以及不适宜于高速移动接收的缺陷.仿真结果表明本方案在时变快衰落及存在同频干扰的无线信道下具有鲁棒性.     

一种Viterbi译码算法的改进

提出了一种用寄存器交换法实现Viterbi译码的完整方案.采用一系列如截短法、用等效的思想简化启动过程、加比选计算并行化等方法,进一步改进了Viterbi译码算法的性能.使软判决位数、交织深度等参数在FPGA模拟时均可配置,并用Verilog硬件描述语言具体实现.基于Virtex5芯片进行综合,最大输出频率可达近200Mbps.利用Modelsim6.0和Haps-54开发板分别做了仿真和FPGA实验,同时搭建真实环境,进行BER性能测试,发现自研的IPCore在信噪比高于5.0时,优于Altera公司的同类产品和CDM-600,更适于深空卫星通信.