数据交叉连接系统中复用与解复用的设计

复用与解复用是现代通信系统中重要的部分,它提高了通信系统的有效性.本设计采用时分复用方式,首次基于FPGA实现三路异步数据与一路同步数据的复用与解复用.这种设计与传统的方式相比,提高了同步复用与解复用的速度,降低了系统的功耗.在数据交叉连接系统中的应用表明,系统满足设计指标要求,并且可以在不增大复杂度的前提下提高复用链路速率,增大复用通道数,扩展其性能.     

超短波跳频电台同步系统的FPGA实现

采用FPGA实现了超短波跳频电台同步系统中的相关检测及位同步系统.与传统方式相比,提高了系统的检测速度和可靠性,有效地减小了虚检和误检率,比特同步精度小于 F/16,实现了同步系统的跟踪调整.系统设计是在电子设计自动化软件平台上使用VHDL语言进行硬件描述实现的,使得硬件升级实现软件化.     

基于FPGA的以太网与E1网中的同步动态随机存储控制器设计

为了实现不同速率数据链路通信的相互转换,提出了一种利用现场可编程门序列(FPGA)设计并实现可对同步动态随机存储器(SDRAM)进行数据缓存并高速读写的控制器.该控制器采取状态机和令牌环机制,通过对SDRAM操作,实现了双向4路的跨时钟域的匹配.该控制器适用于任意长度的以太网帧和其他类型的数据相互转换.     

多通道数据同步采集系统的设计

提出了一种基于FPGA的数据采集系统设计方案.该方案以FPGA为核心,通过SOPC技术将NIOS软核处理器,采集控制逻辑等功能模块集成在FPGA上,然后结合简单的外围电路构建了多通道数据同步采集系统.测试结果表明:该平台功耗低、性能稳定、扩展性强.     

一种针对高分辨磁通门传感器的同步采集系统

针对未爆弹探测工作中对数据采集系统提出的同步性与高精度要求,设计了一种适用于磁异常探测设备的多通道同步数据采集系统。系统依据模块化思想构建,结构简单、可扩展性强、成本很低,通过结构优化、利用现场可编程门阵列(Field programmable gate array,FPGA)并行运算的特性,可严格地保证指令同步;采用高达32位分辨率的模数转换器(Analog to digital converter,ADC),并配合数字滤波器、斩波稳零技术,以满足磁探测过程对采样精度要求。样机测试结果表明,其信号测量范围可达±5 V,噪声的有效值低于5μV,相比常用的24位采集卡,精度提升了1倍以上,更适合应用于未爆弹探测领域。     

矿井移动通信系统中的一种位同步方案

针对矿井通信设备的特殊要求,利用收发信机控制器的定时器模拟数字锁相环来实现位同步。有效地简化了硬件设计,代价只是在每个时隙的信令或语音数据之前加一个方波序列作为位同步,经过位同步序列的调整,使其后的数据在电平的中央被控制器采样,以保证数据正确,根据TDD方式下通信系统对钟频率稳定度的要求,计算并确定了基站和移动台的晶振精度。     

基于Gardner位定时同步算法的实验教学设计

介绍了基于Gardner位定时同步算法设计与开发的电子综合设计项目,旨在通过数字下变频以及QPSK调制解调的基本原理,利用Gardner算法进行数字通信系统的位同步设计,以解决接收端解调时产生的位同步问题。该设计通过Matlab对算法进行仿真验证,并最终在FPGA上实现。实践表明,该项目能有效提高本科学生的实践能力,达到电子综合设计的教学要求。     

一种高精度测量交流系统功率的方案

提出了一种采用现场可编程门阵列(简称FPGA)实现交流系统功率测量的方法.FP GA中采用离散数学的方法实现DSP算法用于交流系统的功率测量,由于FPGA具有较高的分辨率和较好的性能,使功率测量精度不再受传统处理机的分辨率所限,测量的精度得到提高.文中采用硬件高精度的方法实现数字积分功能,克服了由于电压电流的波形偏离正弦波所带来的测量误差,为交流系统功率测量提供了一个高精度、快速的测量方案.     

对通信中同步技术的探讨

无论是模拟通信还是数字通信,确保整个通信系统有序、准确,可靠是关键,实现此目的的技术便是同步技术.文章以整个通信系统模型为研究对象,对通信系统中的位同步、载波同步、帧同步、网同步进行系统地分析和阐述.     

基于FPGA的数字通信系统同步电路设计

在MAXPLUSⅡ平台上采用图形设计和VHDL硬件描述语言设计方式，设计了数字通信系统的位同步电路和帧同步电路，编译仿真后下载到一片FPGA芯片上，形成在线可编程嵌入式系统。整个电路集成在一片FPGA芯片上，不仅集成度高、功耗小、可靠性好、调试维护方便，而且形成了自己的技术内核。     

一种基于现场可编程门阵列的数字存储组合式脉宽调制方案

对脉宽调制(PWM)的一种非对称规则采样原理进行研究,给出了宜于在线运算的简便算法,并在此基础上提出了一种基于FPGA(现场可编程门阵列)的锁相同步型PWM调制器的数字化实现方法.该方法以FPGA及ROM作为可编程定时器,高开关频率基本固定,调制比与相位、频率可以分别独立控制,特别适用于PWM可逆整流器.由于整个系统是由一片FPGA来控制,节省了大量的模拟器件,简化了电路板的设计,提高了系统的灵活性、精确性和可靠性,而且利用FPGA的在线系统编程功能, 使系统的升级换代十分方便.实验结果表明,该方法具有响应速度快、实时性强、可靠性高等特点.     

基于FPGA的8E1时隙交换的数字交叉IP核的实现

提出了一种基于现场可编程门阵列(FPGA)的数字交叉IP核的设计方法。整个设计使用自顶而下的方式,采用Verilog HDL进行描述,并给出了硬件的实现。仿真结果表明,该交叉IP核可以实现256×256无阻塞交叉矩阵。此法简单、高效,非常适合中小规模的交叉矩阵实现。     

一种帧同步码检测方案及实现

提出一种数字传输系统中帧同步码的检测方案,利用容错技术和非容错技术相结合来实现帧同步码检测.提高了帧同步码的检测速度和可靠性.给出用CPLD(复杂可编程逻辑器件)实现此方案的方法.     

一种高效的自适应帧同步方法

帧同步技术是现代通信、导航系统中数据同步提取信息的关键技术,从数字实现的角度出发,提出了一种高效、灵活、可靠的帧同步方法,并分析了实现流程,该方法已成功应用在工程中。     

WiMAX系统一种改进的帧粗同步算法

在WiMAX系统中,为保证基站对接收数据的正确解调,提出一种改进的帧粗同步算法.为削弱训练序列的相关性得到的尖锐峰值,在发送帧之前加干扰长前导训练序列,得到加干扰的新长前导结构,并在此基础上设计了实现过程.仿真结果表明,与经典的SC算法相比,新算法不但继承SC算法优点,而且消除了峰值模糊平台的困扰.     

900MHz矿井数字移动通信系统的帧同步和一种新型抗衰落同步保护方案

介绍了一种在多址方式为TDMA的蜂窝制矿井数字移动通信系统中帧同步的实现，针对井下多径衰落大的特点，提出了一种新型的抗衰落帧同步保护方案，并将该方案与CCITT推荐的帧同步保护方案进行比较，分别阐述两个方案的工作机制并分析它们的工作特点，理论分析和井下试验都表明CCITT方案存在不足之处，误码率较高时抗衰落保护方案的性能优于CCITT方案，但抗衰落保护方案的实现对系统硬件要求很高。     

一种光纤通信系统中位同步电路的设计

描述了一种光纤通信系统中基于FPGA实现的全数字通信系统位同步电路的原理,在MAX PLUSI环境下结合原理图和进行了综合、仿真和配置,该电路实现了位同步电路的全数字化.测试结果表明,该设计方法能比较准确地恢复位同步信号.     

数字信号源的一种长序列数据码产生技术研究

本文就一种数据块的无缝跳转技术做了深入的分析和讨论,并据此提出了一种使用小容量存储器产生长序列数据码的电路实现方法,并且最后给出了实验结果.     

高阶调制编码辅助相位同步设计与实现

介绍了一种新型信道编码辅助最大似然载波相位同步算法,通过仿真分析了相位同步算法的估计精度以及对系统误码率的影响,提出了一种基于FPGA的嵌入式LDPC编码辅助载波相位同步算法结构,实现了LDPC译码器与相位同步器联合迭代,显著降低了算法的计算复杂度和处理延时.在Xilinx公司Kintex-7系列FPGA平台对上述算法进行了实现,给出了资源的使用情况.硬件测试结果表明,编码辅助相位同步算法的误码率曲线与理想同步下的结果非常接近.考虑到数据辅助相位同步插入导频引入的信噪比损失,编码辅助相位同步算法可获得约0.7～0.9 dB的信噪比增益.     

基于FPGA的8E1时隙交换的数字交叉IP核的实现

提出了一种基于现场可编程门阵列（FPGA）的数字交叉IP核的设计方法。整个设计使用自顶而下的方 式,VerilogHDL进行描述,并给出了硬件的实现。仿真结果表明：该交叉IP核可以实现256×256无阻塞交 叉矩阵。此法简单,高效,非常适合中小规模的交叉矩阵实现。