桶式外延炉吹扫工艺改善外延层电阻率均匀性的研究

随着硅外延片在器件制造领域应用的不断扩展,对用于制作器件的外延片的要求也越来越高,其中最重要的是准确控制外延层电阻率及其均匀性。由于衬底自掺杂与系统杂质因素的影响,使得外延层电阻率的控制十分困难,同时电阻率均匀性也大大降低。通过对外延生长过程中外延层表面气体边界层的原理进行分析,提出了变流量吹扫工艺,减少边界层中杂质浓度,制备出电阻率均匀性好的外延片。     

重掺衬底/轻掺硅外延层制备工艺研究

轻掺硅外延层/重掺衬底的过渡层结构、厚度均匀性、电阻率均匀性等关键参数与所制器件的性能密切相关.通常基于重掺衬底的轻掺硅外延层,电阻率比厚度数值至少会低一个数量级,可以有足够的反应时间攀升到稳定轻掺态.但在光电探测应用领域,所需外延层电阻率高于厚度数值2倍以上,并且要求电阻率、厚度参数控制精确,均匀性好、过渡层窄,晶格...     

退火对SOI材料电阻率的影响

在SIMOX SOI材料外延生长硅层时,存在电阻率较高的过渡层.对衬底研究表明,SOI层呈现高阻.采取不同温度对衬底进行退火,结果表明:合适的温度退火可以明显降低SOI层电阻率,对外延硅层后的SOI材料进行退火,也可以部分降低外延层电阻率,减少外延层中高阻层厚度.     

低功耗肖特基整流器件用200mm高均匀性硅外延层生长工艺研究

200 mm硅外延片是肖特基器件的关键支撑材料,但是大尺寸硅外延层生长面临反应面积大,易受热流场扰动影响的问题,导致采用传统外延工艺始终未实现预期目标。本文利用Centura外延炉,在200 mm的硅单晶衬底上化学气相沉积(CVD)了结晶质量良好且高均匀性的外延层,外延层厚度不均匀性<1.0 %,电阻率不均匀性<1.1 %,无滑移线、雾等缺陷。实验利用光学显微镜、傅里叶变换红外光谱仪(FT-IR)、汞探针电容-电压测试仪(Hg-CV)等测试设备分别研究了外延层的表面形貌、厚度和电阻率等参数。通过精确调节外延炉内的热场和流场分布,结合设计附面层杂质稀释、基座浅层包硅等技术,解决了参数一致性与稳定性问题,实现了高质量200 mm的硅外延层。     

薄层高阻硅外延制备工艺研究

轻掺硅外延层/重掺衬底结构作为现代电力电子器件的关键基础材料,其厚度均匀性、电阻率均匀性等关键参数与所制器件的性能密切相关。通常基于重掺衬底的轻掺硅外延层,电阻率比厚度数值至少会低1个数量级,可以有足够的反应时间爬升到稳定轻掺态。但在特定的应用领域,所需外延层电阻率高于厚度数值2倍以上,并且要求电阻率、厚度参数控制精确。传统外延工艺中电阻率受自掺杂影响,爬升速率缓慢,均匀性始终不能达到预期目标。基于外延掺杂机理,通过设计低温外延生长、基座包硅等多种手段,可有效抑制系统自掺杂干扰,实现了硅外延层厚度不均匀性1.5%,电阻率不均匀性2%的研制目标。     

低功耗肖特基整流器件用200 mm高均匀性硅外延层生长工艺

200 mm硅外延片是肖特基器件的关键支撑材料,但是大尺寸硅外延层生长面临反应面积大、易受热流场扰动影响的问题,导致采用传统外延工艺始终未实现预期目标。利用Centura外延炉,在200 mm的硅单晶衬底上化学气相沉积(CVD)了结晶质量良好且高均匀性的外延层,外延层厚度不均匀性1. 0%,电阻率不均匀性1. 1%,无滑移线、雾等缺陷。实验利用光学显微镜、傅里叶变换红外光谱仪(FT-IR)、汞探针电容-电压测试仪(Hg-CV)等测试设备分别研究了外延层的表面形貌、厚度和电阻率等参数。通过精确调节外延炉内的热场和流场分布,结合设计附面层杂质稀释、基座浅层包硅等技术,解决了参数一致性与稳定性问题,实现了高质量200 mm的硅外延层。     

PIN光电探测器用反外延片工艺研究

创新性使用反外延法工艺,介绍了适用于制备近红外波段PIN光电探测器的硅外延材料的研制工艺,在区熔单晶抛光片上进行重掺导电层和支撑层的外延层制备。通过对硅源流量与掺杂剂浓度的精确控制,实现了快速外延生长和高浓度掺杂。通过精细的后期加工工艺,将高阻区熔层加工为厚度和表面质量均满足器件要求的有源层。结果显示,采用反外延法工艺得到的反外延材料片应用到PIN光电二极管中,不仅节省器件制备中的工艺程序,而且大大提高了器件耐压性。     

功率VDMOS用硅外延材料的制备

介绍了一种实用的VDMOS器件用硅外延片生长技术,该技术使用PE-2061S外延设备,通过特有的工艺技术,在直径0.12m重掺锑（Sb）衬底上,完成了高阻厚层N型外延片的生长。外延层厚度大于74μm,电阻率大于27Ω.cm,其厚度、电阻率及结晶质量等参数都得到了很好的控制,其中部分技术参数达到了国际先进水平。结果表明,该外延材料完全满足VDMOS器件的制作需要。     

硅外延工艺中HCI气相腐蚀技术研究

主要对硅外延工艺中的IICI气相腐蚀原理以及HCI气庸对外延工艺的作用进行了分析.从HCI腐蚀速率、腐蚀温度和对外延层电阻率均匀性影响等方面进行了重点研究,并采用不同的工艺条件,进行了相关的对比试验,总结了HCI气腐对外延层影响的规律.     

CVD法制备高质量硅外延片的工艺研究

本文采用化学气相沉积(CVD)法在单晶硅衬底上沉积硅外延层,同时研究了沉积工艺对外延层电阻率和厚度的影响规律。研究发现采用H2气变流量吹扫后可以有效抑制非主动掺杂,提高外延层电阻率的均匀性;衬底表面气流边界层厚度会对外延层的沉积速率有显著的影响。通过对沉积工艺的控制可以得到电阻率和厚度均匀性良好的硅外延层。     

VDMOS功率器件用200mm硅外延片工艺研究

200 mm尺寸的硅外延片是制备VDMOS功率器件的关键材料,其均匀性、结晶质量等材料技术指标与器件耐压、正向导通特性等电学性能密切相关,因此对大尺寸外延层的参数控制水平提出了严格要求。但由于反应区域面积较大、涉及反应因素条件较多,传统外延工艺下边缘参数偏离目标值5%～10%,无法满足器件要求,各项工艺条件的配合度成为亟待解决的技术问题。通过外延系统流场和热场的优化,可将外延片内的厚度和电阻率不均匀性控制在3%以内,并且结晶质量良好,实现了高质量200 mm硅外延片的生长。     

硅外延工艺中HCl气相腐蚀技术研究

主要对硅外延工艺中的HCl气相腐蚀原理以及HCl气腐对外延工艺的作用进行了分析。从HCl腐蚀速率、腐蚀温度和对外延层电阻率均匀性影响等方面进行了重点研究,并采用不同的工艺条件,进行了相关的对比试验,总结了HCl气腐对外延层影响的规律。     

一种重掺衬底上生长硅外延层的工艺研究

随着肖特基势垒二极管对反向击穿电压一致性指标要求的进一步严格,对所需重掺衬底的硅外延层厚度和电阻率参数的均匀性指标提出了更高的要求。同时,为满足肖特基势垒二极管低正向压降的性能,对外延层过渡区宽度的控制难度加大。使用PE-2061S桶式外延炉,通过综合采取低温本征法、变流吹扫及低速外延沉积等工艺手段,成功实施了重掺衬底上窄过渡区硅外延层的生长工艺,硅外延层厚度和电阻率不均匀性均达到1.5%的要求,而且过渡区宽度可以1.6μm。     

半导体外延掺杂的深度分布——"修正的"余误差分布

在制造半导体器件的外延工艺中,外延生长时通常要掺入杂质.如果杂质的扩散系数很小,杂质在外延层中的深度分布是均匀的;如果杂质的扩散系数较大,半导体在外延生长过程中,杂质还有较明显的扩散,也会扩散到衬底中去.杂质浓度随深度分布不仅和杂质的扩散系数有关,还和外延生长速度及外延生长时间有关.从理论上推导出掺杂外延生长时杂质浓度深度分布表达式——"修正的"余误差分布;并根据该表达式绘出不同扩散系数和不同外延生长条件下的杂质浓度深度分布图;讨论了由杂质浓度深度分布确定扩散系数的实验条件.     

功率VDMOSFET外延层参数的优化选择

本文推导出外延层穿通击穿情况下均匀掺杂外延层电阻率和厚度的关系式,及使外延层理想比电阻ρW取最小值时电阻率和厚度的精确表达式。从比导通电阻最小的要求考虑,提出了优选外延层参数的方法,计算结果表明,此法优于传统方法和C.Hu方法,可使VDMOSFET的比导通电阻达到最小值。     

MOCVD生长的InP外延层的输运及发光特性

使用ＭＯＣＶＤ生长技术，在ｎ型及半绝缘衬底上生长了ＩｎＰ外延层，通过对迁移率和低温光致发光，光反射谱的分析，得出了样品纯度与有关生长条件的关系。比较两种不同衬底上外延层的光荧光谱，发现杂质ｓ在ＩｎＰ外延层中的扩散是不容忽视的。     

两种新型大功率LED封装电极层的比较

为了提高半导体发光二极管封装的可靠性与焊接性能,避开传统的电极层陶瓷/金属的机械性能匹配问题,设计了两种电极层的结构:一种是多层膜系结构,另一种是氧化铟锡(ITO)薄膜.研究发现:多层膜系结构的电阻率为3×10-6 Ω·cm,平均抗拉强度为4.22 MPa,膜层表面缺陷较少, 致密性好,焊接性能好;ITO薄膜在紫外辐照条件下制备样品的电阻率、表面形貌和生长取向明显优于未经紫外辐照的样品,在线紫外辐照下最低方阻为5 Ω,电阻率为2.5×10-4 Ω·cm,平均抗拉强度为5.3 MPa ,表面缺陷少,致密度好,趋于[222]晶面的择优取向.多层膜系结构的电阻率明显优于ITO薄膜,但平均抗拉强度不如ITO薄膜.     

SiCl_4-H_2体系低压硅外延的研究

应用SiCl_4氢还原法,在改进的常压卧式感应加热系统中进行了低压硅外延生长。生长温度为1050℃—1150℃,压力为160—80乇。对外延层的测试结果表明:低压外延在抑制自掺杂、改善外延层电阻率和厚度的均匀性,减少埋层图型漂移有明显的效果。所作的外延片已成功地用于半导体器件的制造中。     

氧化钽/氧化铝薄膜的阻变特性和突触特性

通过微电子加工工艺,制备出具有ITO/TaO_x/AlO_x/Ti结构的双介质层阻变存储器.器件中引入的氧化铝介质层有效地减小了器件的运行电流,降低了高/低阻态间切换所需的功耗,并增大了高/低阻态电阻比值.研究表明,器件的高低态电阻与其切换电压均有良好的稳定性和均匀性,且器件表现出可靠的擦写性能与保持性能.进一步研究表明,器件高阻态导电受肖特基发射机制主导,低阻态导电受空间电荷限制机制主导.器件还具有连续可调的电阻渐变行为,利用反复电脉冲刺激下的器件电阻变化来表征突触的权值,可以模拟突触行为.     

AsCl_3/Ga/H_2系统GaAs外延片的高分辨率深能级瞬态谱研究

用 AsCl_3/Ga/H_2气相外延系统在 GaAs 衬底上生长出GaAs 外延层并制成 Au-GaAs 肖特基结构.利用高分辨率深能级瞬态谱(HDDLTS)仪研究了外延层中深能级的特性.结果表明,缺陷和杂质在外延层中引进若干较高浓度的深能级,经退火后缺陷深能级会被消除.