一种JPEG 2000中MQ编码器的VLSI设计（英文）

提出了1种每周期处理1个(CX-D)数据对的高效的MQ编码器硬件结构.优化概率估计值表,化简了编码逻辑并节省了资源.使用1种基于预测的字节输出结构,减小了路径延时.在FPGA平台上综合该MQ编码器,吞吐率可达到151.7 Msymbols/s.     

π-旋转LDPC码编码器的FPGA实现与分析

由于LDPC编码时生成矩阵往往不是稀疏的,因而编码器的设计较复杂.对一种性能优越、编码复杂度与码长成线性关系的π-旋转LDPC码进行研究,利用FPGA实现编码器的设计.分析编码器的硬件实现原理,应用MATLAB软件进行仿真研究.应用流水线处理方案构造硬件实现电路,用Verilog-HDL语言实现编码,给出Modelsim6.0功能仿真波形.编码仿真结果和软件计算结果相对比,除有一些逻辑延时外,功能完全相同,实现方案切实可行.     

RS(255,239)码编码器的设计与实现

分析研究了 RS码的编码原理 ,使用 MAX+PLUSII软件和 VHDL硬件描述语言 ,采用自顶向下设计方法设计 RS(2 5 5 ,2 3 9)码编码器 ,并装入一片到 Altera公司的 FPGA芯片 EP1 K3 0 TC1 44 - 3 ,而且就工作频率和器件面积问题对设计进行了改进 .     

数字电压表的VHDL程序设计与硬件实现

将FPGA与模数转换器TLV571相结合设计了数字电压表.用VHDL语言编程实现了模拟电压的测量、模数转换、计算与读取,用状态机完成了FPGA对TLV571的控制.将数字电压、模拟电压的BCD码与ROM地址、数据一一对应,用查找表的方式从相应的ROM地址中取出高4位和低4位BCD码,对二者进行BCD码加法运算即可获得模拟电压值.通过实验平台测试验证了数字电压表设计的正确性.     

Viterbi译码器的FPGA实现技术研究

提出了一种实现高速并行Viterbi译码器的结构，并且将SMDO法^[1]用于幸存路径存储和输出模块部分．本设计已基于FPGA得以实现，获得了译码速度快、延时小的效果．     

Turbo码编码器的FPGA实现

探讨了卷积Turbo码编码器实现过程中的关键问题,结合第3代移动通信系统中给出的Turbo码分量编码器方案,以Flex10k系列FPGA芯片为硬件平台,使用MaxplusⅡ开发工具,通过VHDL语言编程的方法实现整个卷积Turbo码编码器.仿真结果表明该编码器的正确性和合理性.     

卫星高速数传系统多码率融合LDPC编码器设计

针对卫星高速数传系统的高增益、多码率、高可靠性通信编码应用需求,提出了一种低密度奇偶校验(LDPC)码组的低实现复杂度、高速的编码器设计实现方案,通过高效复用不同码率和不同扩展因子的编码硬件资源,并采用低存储和局部三模冗余设计,有效降低了多码率高速LDPC编码器的整体硬件规模并显著提升了编码速率和可靠性。现场可编程门阵列(FPGA)实现结果表明:该方法设计的融合28种码字的航天加固编码器可基于单片Xilinx XC2V3000FPGA芯片实现,最高编码速率可达3.2Gb/s;其触发器、查找表和存储器资源与已有方案相比,分别降低了24.5%、34.4%和11.1%。该编码器设计方案在当前及未来的卫星数传系统中具有较高应用价值。     

基于iSLIP算法的高速Crossbar调度器的FPGA设计与实现

首先介绍了一种公平、有效的交叉矩阵调度算法——iSLIP算法,接着提出了基于iSLIP算法的调度器的FPGA(Field Programmable Gate Array)实现,并针对调度器的核心部件——可编程优先级编码器,介绍了4种设计方案,用Xilinx公司的Spartan—S10PC84—3FPGA芯片实现。对实现结果的数据分析表明,采用温度计编码型PPE的调度器更适用于构建高速、大容量交换网络。     

基于DVB-S2的高速多码率LDPC编码器的FPGA设计与实现

针对DVB-S2标准中的低密度奇偶校验(LDPC)码,提出了一种LDPC编码器设计结构. 该结构巧妙地利用了输入数据的随机特性,显著降低了计算电路的功耗. 在此基础上,提出了两路并行的编码器设计方法,将编码器可处理的信息速率提高到原来的2倍. 在现场可编程门阵列(FPGA) XC4VLX25-10SF363上实现了两路并行的多码率LDPC编码器. 经实验测试表明,编码器工作稳定,处理速率高达328Mbit/s,可满足同步数字传输体系(SDH)高速传输的应用需求,同时,该编码器具有通用性,经过重新配置可实现具有类似校验矩阵的LDPC编码.     

直接序列扩频信号快速捕获

提出一种新的基于频域并行搜捕法的改进型快捕电路结构.该结构利用设计复用技术实现FFT单元和IFFT单元的复用;通过软件计算本地伪码FFT,并将其结果存储在ROM中,使硬件规模大幅减少;采用并行设计提高系统的运算速度;采用块浮点算法提高动态范围和运算精度.整个快捕电路由一块FPGA XC2V3000-5实现,工作时钟为29 ns,精度为1/4码片情况下,伪码捕获仅需4.145 ms.仿真和测试结果验证了设计的正确性.     

一种同步流水算术编码器的设计

针对JPEG2000标准中的算术编码器实现时,在上下文(CX)表更新、归一化及字节输出过程中具有返回或等待路径问题,提出一种新的同步流水算术编码器设计方案．该方案采用4步流水线设计,通过流水线操作的时序分析,得到了CX表的单步更新方法,并设计了一种树型搜索的寄存器的短延时0位检测电路．引入多路选择器来加速实现任意位左移,在提高主关键路径并行性的同时,采用了多种方法对寄存器传输级代码进行优化．实验表明,在EP1S258672C7上,最高工作时钟可达107．91MHz．     

基于GPU的高吞吐量QC-LDPC码编码器实现

目前准循环低密度奇偶校验(quasi-cyclic low-density parity-check,QC-LDPC)码快速编码普遍采用现场可编程逻辑门阵列(field programmable gate array,FPGA)、专有电路(application-specific integrated circuit,...     

Turbo码的Simulink建模及性能测试

针对Turbo码编译码器结构复杂、仿真困难的问题,提出了一种完全基于Simulink模块的Turbo码仿真模型。编码器中,分量码采用循环系统卷积码,使分量码的奇序列与原始信息相同。译码器采用流水线译码方式,由Simulink模型库中的后验概率译码(A Posteriori Probability Decoder)模块构成,使译码过程变得直观和便捷,简化了编译码器的复杂性。通过仿真,分析了迭代次数、交织长度及不同译码算法对Turbo码性能的影响。结果表明,单比特信噪比(Eb/No)为2 dB时,误比特率(BER:Bit Error Rate)可以接近10-7;迭代次数增加到7次以后接近饱和;交织长度越大,Turbo码性能越好。     

一种编码器实时读出电路设计及处理方法

设计一个编码器实时读出系统。采用FPGA作为处理器对增量式编码器和绝对值编码器进行读值,然后将从编码器读入的数据信息转化为角度值,最后驱动液晶显示模块进行实时读出角度值。硬件部分主要包括一块FPGA控制器、两种编码器接入模块、一个LCD模块,以及外围配置电路。软件部分主要包括编码器数字信号接收、数据处理、LCD驱动显示。电路板可用于检验实验室采购的编码器,保障生产任务按时完成;也可以置于各种平台之上,用于实时显示方位角度值。     

沿周向紧密布置读码器件的绝对式光学编码器

提出了一种沿码盘圆周方向紧密布置读码器件的绝对式光学编码器。利用沿码盘圆周方向连续相邻紧密布置的光敏元件,并行地读取按照串行编码方法编码的单圈码道,就可以实现绝对位置测量。与传统绝对式编码器相比,码盘上的编码码道数量少、光学图案简单,有利于绝对式编码器实现小型化和提高精度;同时光敏元件沿码盘圆周方向连续相邻紧密布置,有利于读码器件集成化。     

基于FPGA的HDB3编码一种简单实现

HDB3码（3阶高密度双极性码）保持AMI码极性反转的特点，减少了连0串的长度，有利于提取定时信息．通过对HDB3码编码原理的分析，提出一种基于FPGA的编码方法，并给出了VHDL语言的实现方法及仿真波形．此方法采用2位二进制码实现，在插入破坏符号的同时始终保持极性反转，简化了编程步骤，运行速度快，延时相对较小．由于FPGA具有重复可编程的特点，因而灵活性高，调试方便，且开发成本低，运行稳定可靠．     

一种基于FPGA的DES加密算法实现

讨论了一种基于现场可编程门阵列(FPGA)的数据加密标准算法实现.采取资源优先方案,在轮函数内部设置3级流水线,提高了整体处理速度;在FPGA上实现密钥轮函数和密钥变换函数,减少了相邻流水线级间的逻辑复杂度;采用ROM实现了S盒的变换功能,减少了程序对编译器的依赖性.本方法代码效率高,占用系统资源少,极大地提高了算法的整体性能,其设计已经在Xilinx XC2S100e芯片上得到了实现.     

基于AWGN信道下Turbo码的性能仿真及分析

给出Turbo码在AWGN信道下的仿真系统结构。仿真系统的Turbo编码器由2个相同的分量编码器通过交织器并行级联而成，编、译码器中所用的交织器为随机交织器，SISO译码算法采用Log—MAP算法，通过计算机仿真，对RSC结构、交织器长度、凿孔和循环迭代次数等主要因素进行分析。结果表明：由于Turbo码很好利用迭代译码方法以及香农信道编码定理中的随机性编码译码条件，在AWGN信道的低倍噪比条件下Turbo码能发挥良好性能。