5MHz直接数字式频率合成器的设计

介绍了直接数字式频率合成技术的基本原理及特点,并给出了一个5MHz直接数字式频率合成器的设计方案.     

FPGA在频率合成器中的应用

采用现场可编程门阵列(FPGA)基于小数分频器的原理，实现直接数字式频率合成器(DDS)。给出频率合成器的结构和实现方法，推导出输出频率与基准频率之间具有线性函数的关系。这种频率合成器具有高的频率稳定度、准确度和分辨力，通过单片机可以设置和显示所需的输出频率，使用非常方便。     

一种新的吞脉冲可变分频器方案——多功能译码式可变分频器

一、引言目前数字式频率合成器,已成为广泛应用的一种频率源。在数字式频率合成器中,数字式锁相环是基本的单元,而数字式可变分频器又是数字环中的一个重要功能部件。在可变分频器的设计中,较老的设备多采用“十读出法”和“九读出法”等方案。较新的设备大都采用“吞脉冲”方案。本文就是针对传统的吞脉冲方案之缺点,提出一种新的可变分频器方案。它保留了传统吞脉冲方案的     

一种短波电台频率合成器的研制

该文介绍一种采用Ｍｏｔｏｒｏｌａ公司ＭＣ１４５１４６和ＭＣ１２０１７／１８蕊片构成的短波电台频率合成器的硬件电路实现方案。频率合成器的输出频率范围２～２９．９９９９ＭＨｚ，频率间隔１００Ｈｚ，换频时间小于０．０１ｓ。文中论述了这种多环数字式频率合成器工作原理，各环路之间对应的频率关系和电路参数的选择，给出了频率合成器的试验结果．     

数字式双模锁相频率合成器的设计

介绍了一种数字式双模锁相环频率合成器的设计方法。该方法采用大规模集成锁相频率合成器芯片145152-2,高速双模分频器芯片MC12022,集成压控振荡器MC1648,集成运放OP07构成锁相式频率合成器电路,该电路具有结构简单,成本低,频率分辨率较高,频率范围宽,输出信号频谱纯净,可智能控制的特点。     

DDS杂散抑制技术的研究与应用

介绍了近年来DDS杂散抑制技术的发展,研究了相位抖动法、混合式频率合成技术和相位内插法的原理与应用.并采用混合式优化法设计出一种性能较优良的频率合成器,其频谱纯度较高并可实现数字扩频.     

频率合成器的相位和频率抖动及其测量问题

一、引言频率合成器是一种高质量信号发生器,故可用来测量信号源的频率和相位,可用来做发射机的激励器和接收机的本地振荡器,也可用在频率和时间标准上。因此要求频率合成器有很高的频率稳定度或频谱纯度,而且这种要求会随着科学技术的发展而越来越严格。如何较     

基于Cyclone Ⅲ的多功能高速信号源

介绍了一种基于大规模集成电路FPGA构成的高速信号发生器系统,与传统的直接数字式频率合成器相比,能产生高速的信号,且功能齐全。直接数字式频率合成器是从相位出发,采用频率合成技术,只能产生频率是千量级赫兹的信号;而本系统采用CycloneIII系列EP3C10作为核心器件,用泰勒级数展开方法生成信号,可产生兆量级赫兹的正弦波、锯齿波、三角波以及方波4种可调波形信号。本系统采用软硬件结合的方法来实现,用Quartus ii编写Verilog HDL程序,并且用MATLAB仿真软件对其进行仿真,验证其设计正确性。     

直接数字式频率合成器

本文详细介绍了直接数字式频率合成器的工作原理、组成框图和它的主要性能，并介绍了有关集成电路芯片。     

一个可自动搜索电台的窄带调频接收机的设计

介绍了利用ＭＣ３３６２窄带调频接收机和ＭＣ１４５１５２集成锁相环频率合成器设计一个可自动索台的短波调频接收机,并且对锁相环的知识作了简略的介绍。     

一种可实现快速跳频的新型频率合成器

提出了一种可实现快速跳频的频率合成器－直接数字式频率合成器，它具有与密集的通道间隔相适应的极快的频率转换速度、高精确频率分辨力、低相位噪声和高频谱纯度等重要特点，可用作扩频通信，遥测遥控及仪器仪表等系统的理想信号源。     

L波段跳频频率合成器

直接数字式频率合成器具有频率分辨力高，相位噪声低，频谱好的优点利用该优点与倍频链相结合，成功设计了一实用电路，解决了单用DDS技术工作频率偏低的缺陷．满足了工作频率高，跳交频带宽，具有高精度频率分辨力，频谱质量好的要求．该电路应用芯片从AD9854完成L波段跳频频率合成器方案的设计．具有结构简单，体积小，工作稳定可靠，使用维护方便的特点．     

基于FPGA的直接数字式频率合成器设计

采用FPGA可编程芯片实现直接数字式频率合成器(DDS)的设计方法,并用VHDL语言在EPM2C5T144C8芯片上实现了DDS的核心功能设计,通过MAX+PLUSII软件对设计进行了仿真,验证了设计的正确性.DDS中的相位累加器使该系统具有较高的频率分辨率,可实现快速频率切换,有广泛的应用价值.     

直接数字频率合成器中杂散的分析

对直接数字频率合成器（ＤＤＦＳ）中各类杂散源进行了讨论,详细分析了因取样和量化形成的杂散,提出了各类杂散在最坏的情况下的幅值计算方法,为直接数字频率合成器的设计计算提供了新的途径。     

一种改进的程序分频器

对铷频标中的频率合成器内的程序分频器进行了设计，并介绍了改进后的程序分频器。实验结果表明，该程序分频器用于铷频标的频综器中性能指标满足要求。     

FH-OFDM系统自相关频偏估计的敏感性研究

研究了FH-OFDM系统中频率偏移估计的问题,与传统的OFDM系统不同,在FH-OFDM系统中,必须确认在完成频偏估计之前的频率变换需要达到的精度.通过计算接收信号与接收机中的跳频频率合成器产生的频率之间的跳频时间偏移(FHO)和跳频相位偏移(PHO)得到跳频频率的精确性.在多径衰落信道中特定FHO和PHO值的情况下,对系统中自相关算法性能进行了仿真,结果与理想跳频情况下的性能对比表明,基于自相关原则的频偏估计算法对抗不超过跳频时间的一半的频偏非常有效.     

用于无绳电话的45/48 MHz接收机锁相环频率合成器

设计了用于无绳电话的45/48 MHz接收机锁相环频率合成器.电路采用0.35 μm CMOS工艺,整数分频方式,外接LC谐振回路来调节环路工作在34 MHz、37 MHz两个频段,每个频段包括20个信道,间隔25 k为一个信道.本文用SMIC 0.35μm CMOS工艺参数对所设计的频率合成器进行了仿真,仿真结果表明：在电荷泵充放电电流为1 mA时,整体电路工作电流小于2.5 mA,spur小于-60 dBc,锁定时间小于3 ms.     

一种双环锁相频率合成器的研究

频率合成器对现代雷达性能有着重要的影响,文章介绍了一种S波段数字锁相频率合成器的实现,该合成器采用了主辅环双环锁相设计,降低了环路等效分频系数,有效解决了合成器相位噪声、频谱纯度、宽频带和微型化等综合性问题,成本低廉,综合性能优良;文章对主、辅环路相位噪声进行了分析、计算;最后给出了研究结果.该合成器已应用于现代多普勒雷达系统.     

数字式信道化单比特接收机技术

现代战争信号环境对电子战接收机提出了更高的要求,侦察与反侦察、干扰与反干扰的斗争尖锐激烈,传统的接收机正面临着严峻的挑战.本文提出了数字式信道化单比特接收机的设计方法,它应用了数字信道化中的多相滤波技术,并在后续处理中结合了新一代宽带接收机中的单比特接收方法,提高了电子战(EW)接收机的接收性能.使得它可以在同一个信道中处理两个同时发生的信号,频率分辨率和精度都大大提高.最后,通过仿真分析验证了此方法的可行性.     

基于小数分频锁相技术的S频段信号源设计

基于小数分频锁相技术,采用片内集成VCO的锁相芯片ADF4350,设计了一种应用于射频收发机本振部分的S频段频率合成器。通过单片机的逻辑控制,该信号源可实现137.5~4 400MHz频率范围内任意步进频点的合成。实测结果表明,该S频段小数分频锁相环频率合成器具有优良的相位噪声和杂散抑制,以及较高频率分辨率。