基于结构的神经网络在液压缓冲器建模中的应用

分析了液压缓冲器的结构及其动态工作过程，介绍了基于结构的神经网络建模方法．该建模方法根据系统结构组成特点将复杂系统分解为相互关联的简单子系统，用函数链神经元分别建立子系统模型，然后根据子系统间固有的连接关系将子系统神经元模型连接成一个网络，所得网络模型即为原系统模型．应用该方法建立了52SFZ—140—207B液压缓冲器的动态模型．结果表明，基于结构的神经网络建模方法对复杂非线性系统建模是有效的．     

浅谈智能建筑的系统集成

随着建筑规模的不断扩大，智能建筑内设备子系统的数量和规模日益增大，各子系统内部及子系统间的信息交换量也日益增多，因此，系统集成是智能建筑发展的重中之重。1 智能建筑中子系统的互连方式 智能建筑中弱电系统包含的设备和子系统越来越多，越来越复杂。由于各厂家提供不同的产品和系统，其通信协议不同，因此，使各子系统互连相当困难。目前常用的互连方式有以下几种：1．1采用硬接点方式 这种方式是系统集成最初的使用手段，它是通过增加一个设备子系统的输入/输出接点或传感器，接入另一个设备子系统的输入/输出接点进行集成的。这…     

AD9516-3时钟设计及在中频数字系统中的应用

高速ADC（analog to digital converter,模／数转换器）对时钟质量的要求越来越高,为此介绍了一种基于时钟同步器与抖动清除器AD9516．3的低抖动时钟设计,并分析了时钟抖动对信噪比的影响,介绍了在中频数字接收机中AD9516—3的具体设计应用,引入了Signal Tap这种新的测试方法,最后测试了时钟性能,整体指标达到设计要求．     

三峡升船机卷扬提升系统和液压平衡系统的动态耦合分析

卷扬提升子系统是一个二阶系统，很容易进行动态特性分析，液压均衡子系统是一个一阶系统，无法求其动态响应．针对两个子系统的动态数学模型存在的特点，提出了一种动态耦合的综合理论分析方法，其核心是将液压平衡子系统的动态方程耦合到卷扬提升子系统的动态方程中，因为卷扬提升子系统是一个二阶系统，故综合动态方程最终是一个二阶方程．建立了耦合的数学模型，并用数值直接积分方法计算了提升过程中系统的动态响应．     

用递阶控制思想改进基于结构的神经网络模型

分析了基于结构的神经网络建模方法，应用递阶控制的思想对基于结构的神经网络模型进行了改进．在原模型中增加了一个协调器，对每一时刻各子系统输出修正后再进行下一时刻计算．建立了52SFZ-140—270B型液压缓冲器基于结构的神经网络模型．测试结果表明，改进后的模型减小了子系统误差及子系统间的相互影响，提高了系统的整体模型精度．     

用于一类工业过程控制实时专家系统开发的集成环境

本文介绍的是一个用于化工、石油化工过程控制实时专家系统开发的集成环境ＲＥＣＳ—ＤＥ．该系统提供一个由生成子系统和管理子系统两级构造的专家系统开发环境，其中重点分析了ＲＥＣＳ—ＤＥ的知识表达方式、总体结构以及管理子系统的具体实现．     

酯酐生产装置中紧急停车系统（ESD）的应用

本文介绍了GE智能平台90—70GMR系统在皖维高新材料股份有限公司5万吨／年醋酐项目中的应用，具体就GMR系统中输入子系统、输出子系统的硬件配置，以及GMR系统在主要工序中的应用进行了描述。     

基于内部平衡系统的一种模型降阶方法

为简化大系统分散控制器的设计，提出了一种基于内部平衡系统的模型简化方法．这种方法首先把一个一致稳定的系统转化成一个内部平衡系统，然后选择一个内部优势子系统作为降阶模型，该子系统可保留原系统的强可控可观部分，并有一定的稳定性．最后给出了计算实例，并对所得结果进行了分析．     

电力营销技术支持系统间的合理衔接

电力营销技术支持系统是个复杂、庞大的系统，采用了当今科技发展的一些新技术，为电力营销的几乎所有业务提供后台支持和服务。其各子系统间相互关联、相互制约，又相对独立。随着科学技术的不断发展，电力营销技术支持系统的各个子系统功能越来越完善，但它们之间的衔接在电力系统中考虑相对较少。由于该系统的应用越来越广泛，系统越来越庞大，数据量越来越大，解决各子系统之间连接问题也就迫在眉睫。     

基于客户机/浏览器/服务器的地方文献管理信息系统设计

地方文献管理信忠系统是一个对地方文献进行信忠处理和利用的计算机系统，为了实现地方文献的管理和共享功能，在系统总体结构设计中采用G／B／S模式，建立采集子系统、标引子系统、检索子系统、咨询子系统等．吉安地方文献管理信息系统是C／B／S模式在实际中的一个典型案例。     

面向光通信应用的CMOS 28 Gbps低功耗高抖动容限CDR电路设计

为了解决光模块中高功耗芯片恶化激光调制器性能，以及解决收发端时钟基准偏差导致误码率高的问题，设计了一款低功耗高抖动容限的时钟数据恢复电路（CDR）。通过采用压控振荡器（VCO）型全速时钟的CDR系统架构和电感峰化的时钟缓冲技术，降低了CDR芯片的功耗；通过在CDR积分通路中引入零点补偿电阻，提高了CDR的抖动容限。该CDR采用CMOS 65 nm工艺设计和1.1 V电源供电，后端仿真结果表明：当CDR电路工作在28 Gbps时，功耗是2.18 pJ/bit，能容忍的固定频差是5 000 ppm，恢复时钟的抖动峰峰值是5.6 ps，抖动容限达到了设计指标，且满足CIE-25/28G协议规范。     

FPGA内部时钟系统间的FIFO数据接口

在现场可编程逻辑芯片的设计过程中，不同模块之间的数据接口，尤其是不同时钟系统的各个模块之间的数据接口是系统设计的一个关键．用异步FIFO模块来实现接口，接口双方都在自己时钟的同步下进行工作，它们之间不需要互相握手，只需跟接口FIFO模块进行交互就可以了，即向接口FIFO模块中写入数据或从FIFO模块中读出数据．用这样一个缓冲FIFO模块实现FPGA内部不同时钟系统之间的数据接口，使设计变得非常简单和容易．所用的FIFO接口是XILINX公司提供的IP核，经过充分测试和优化，系统运行稳定，占用的FPGA内部资源也非常少。     

基于硬件描述语言(VHDL)的数字时钟设计

VHDL作为一种硬件描述语言,可用于数字电路与系统的描述、模拟和自动设计与仿真等,是当今电子设计自动化的核心技术.本文使用VHDL语言设计了一个数字时钟电路,给出了设计该数字系统的流程和方法.本设计方法具有硬件描述能力强,设计方法灵活,便于修改等优点,大大降低了数字系统设计的难度,提高了工作效率.     

FPGA的可靠时钟设计方案

对于现场可编程门阵列(FPGA)常见的6种时钟设计,根据建立时间和保持时间的要求,按照同步设计原则,分别给出可靠的时钟设计方案.利用这些方案来设计FPGA的时钟,可以更容易完成FPGA的项目设计,使得FPGA系统更稳定、更可靠.     

回转类零件CAPP/CAM集成技术的应用研究

本文讨论了轴类零件CAPP/CAM的集成系统。整个系统由零件信息输入子系统、计算机辅助工艺设计子系统、数控自动编程子系统、数控程序仿真子系统和维护模块组成,系统可以实现信息的无中断传输,缩短产品的设计和制造周期,降低生产成本,有较高的实用性。     

基于ARM/DSP嵌入式系统ARM模块软件设计

ARM/DSP平台是采用ARM7和DSP双CPU构建的嵌入式系统开发平台.ARM模块部分是其一个重要的组成部分.在系统中ARM模块主要负责系统控制部分,由于ARM的接口丰富,因而其接口电路驱动软件设计复杂,详细介绍了嵌入式系统中ARM模块硬件接口驱动软件程序的设计.     

基于AT89C51单片机的数字钟设计

文章介绍了采用AT89C51单片机为核心部件以及其他外围电路、相应接口进行数字钟的设计与实现。结果显示用单片机来设计数字钟,软件实现各种功能比较方便,结构简单,精度高、性能稳定。     

DDR2 SDRAM控制器的FPGA实现

龙芯SoC第一版本(ICT-E32)中集成的是SDRAM控制器,但鉴于SDRAM性能的限制,使其成为提高龙芯SoC性能的瓶颈.为了进一步提高龙芯SoC性能,在新一款中集成了DDR2控制器.因为DDR2采用了新技术,使其实现相对于SDRAM更为复杂,因此预先在FPGA上对其进行实现,以方便对其在整个SoC设计中的集成.目前,该控制器已经通过功能仿真,并在Xilinx公司的Virtex-4系列FPGA上得以实现.     

空间EMCCD成像系统中倍增高压时钟驱动设计

EMCCD技术相对于其他几种类型的弱光探测技术在空间应用中更有优势。构建基于EMCCD的空间成像系统具有重要意义和广阔的应用前景,而EMCCD倍增高压时钟驱动的设计是EMCCD成像系统设计中的难点也是关键点。结合EMC-CD的电子学特性,提出了空间EMCCD成像系统的框架结构。对基于EMCCD的成像系统中非常关键的倍增高压时序驱动电路进行分析与设计,并配合实验结果对倍增高压驱动时钟电路的设计进行了验证和说明。     

同步数字集成电路设计中的时钟树分析

研究了同步数字系统的组成和时钟偏移,并结合一个数字集成电路8051的时钟树设计实例,介绍了时钟树的经验结构和设计方法流程.比较了采用Synopsys公司的布局布线工具实现的自动时钟树分析与指定结构时钟树分析,证明结构恰当的时钟树能得到比自动时钟树分析更好的结果.