关于超大规模集成电路系统设计的讨论

为了明确超大规模集成电路的设计的理想方法,文章从超大规模集成电路系统的设计要求开始,通过对VLSI系统设计一般方法的研究,重点研究了利用Verilog硬件描述语言的设计,总结出了层次化是VLSI设计的优化方法。     

超大规模集成电路设计平台建设初探

着重介绍了依托学校IC设计中心,以学科建设为目标,建设超大规模集成电路设计平台.建设方案既注重软硬件优化配置、性价比、系统的实用可靠及先进水准,又提出公用平台的共享管理措施.所提出的平台建设方案及管理经验可供有关院校借鉴.     

CMOS集成电路设计中的功耗优化技术

对近年来发展起来的ＣＭＯＳ（互补型金属－氧化物－半导体）集成电路的各种低功耗设计方法进行了分析和比较。阐述了在电路级、逻辑级、寄存器传输级以及行为级。算法级和系统级等不同层次上的功耗优化的理论和方法,并且对在各个层次上功耗优化所能达到的功耗改善的极限以及可改进的潜力作了进一步的探讨。     

可测试性设计中的功耗优化技术

降低测试期间的功耗是当前学术界和工业界新出现的一个研究领域。在可测试性设计中进行功耗优化的主要原因是数字系统在测试方式的功耗比在系统正常工作方式高很多。测试期间功耗引发成本增加，可靠性降低，成品率下降。首先介绍低功耗测试技术中的基本概念和功耗建模方法，分析测试过程中功耗升高的原因，对已有的几种主要的降低测试功耗方法进行详细分析，最后给出一种高性能微处理器的真速低功耗测试方法。     

超大规模集成电路设计与视频技术的发展

2005年IEEE超大规模集成电路设计与视频技术国际会议（IWVDVI2005）已于2005年5月28-30日在江苏省苏州市召开。     

超大规模集成电路成功布线的策略

该文对超大规模集成电路 (VLSI)的成功布线给出一些策略。运用这些策略可以确定通道区最优布线 ,避免出现“开关盒”问题 ,还可以预知成功布线的可实现性 ,保证在通道区扩张阶段需要重新布线的通道区数目最少。这些策略均以图论为基础 ,对VLSI布图设计具有一定的理论和实用意义。     

集成电路设计,验证,测试系统的研究

本文对“ＬＳＩ／ＶＬＳＩ设计、验证、测试系统”进行了理论总结,文中分别阐述了该系统中的设计子系统、验证子系统和测试子系统,以及它们所包含的软件概况和主要技术成果。     

一种基于时延和功耗双重优化目标的布局算法

针对标准单元模式的超大规模集成电路布局问题,提出一种新的基于时延和功耗双重优化目标的布局算法.在以优化时延为目标函数的布局结果基础上,进一步降低芯片的功耗特性,并通过算法设计较好地解决了两者优化方向的一致性.通过标准单元测试电路的实验结果表明,该算法在时延及功耗优化方面综合性能良好.     

CDMA系统及其降噪的实验方法：系统设计到硬件测试所通过的超大规模集成电路

本书介绍了意大利比萨大学一个团队的开发项目——CDMA移动终端接受器．以及从中获取的经验，为通信理论到VLSI实现建立了一座桥梁，呈现了从最初系统设计到最终硬件测试所需要的电信和电子相关知识，主要目的是为通信电路的设计提供理论和实践上的支持。书中介绍的知识和技术可以运用到更一般的无线调制解调器的构架设计和实现。     

超大规模集成电路互连线问题的研究分析

超大规模集成电路的互连线问题当今集成电路领域的一个研究热点,随着半导体器件和互连线尺寸的不断缩小,越来越多的关键设计指标——性能、抗扰度等——将主要取决于互连线,或受互连线的严重影响。为了加强对于互连线技术的了解和对互连线问题的进行研究,文章讨论了互连线模型中各元件的影响及对互连线的建模。     

VLSI设计中的高级模型阶简化技术

由于高级超大规模集成电路（VLSI）技术互连占优势的现象，互连模型简化在过去10年内已经成为电路分析的重要步骤，互连对系统性能起着显著的作用，因此我们不得不考虑在子线路模块之间的耦合效应。耦合的提取呈现许多寄生现象的小碎片。尽管寄生现象的数值是小的，但因碎片的数量是巨大的，这就使得其累积效应不可忽略，如果不加以处理，寄生现象的数量能够吞食内存容量、消耗众多的CPU时间。     

CMOS集成电路设计技术探索和分析

CMOS集成电路其本身具有较强的工作性能,并且运行时功耗相对较低,被广泛地应用在电子元器件的设计中。在集成电路技术迅猛发展的情况下,随着芯片集成的强化与电路性能的提高,在对产品进行开发的过程中采用传统方法和手段显然已经不能与快速发展的现代社会相适应了。因此,对集成电路的设计技术进行探索和分析,并不断地进行升级、改造和完善,是其发展的必然要求。该文对CMOS集成电路的特点进行了分析,并且对于其设计技术进行了进一步的探索。     

集成电路设计中噪声问题的分析与处理

随着集成电路的不断发展和集成电路综合水平的不断提高,噪声对于集成电路性能的潜在危害越来越大,因此,处理噪声已经成为一个不容忽视的问题.根据对集成电路设计的实践经验,总结了设计集成电路及其版图时,对噪声问题的思考及一些处理方法.     

低功耗CMOS集成电路设计方法的研究

目前，作为主流的集成电路设计工艺，已被广泛应用在集成电路的低功耗设计中。高性能、低功耗集成电路的设计方法已成为集成电路设计的一个焦点。本文主要研究了CMOS电路功耗设计的基本理论以及设计中的一些方法。     

集成电路设计类课程的改革探索

在现有的教学机制基础上,本课程建设小组对集成电路设计类课程群进行了探索性的"多维一体"的教学改革,提出了新型集成电路设计类课程体系和教学模式,将工程案例教学法贯穿于课程的理论、实验和作业环节,通过案例教学使学生掌握集成电路的前端和后端设计流程。     

双极型集成电路的版图设计工艺

随着信息科技的发展,双极型集成电路得到广泛应用,双极型集成电路的版图设计工艺成了改进集成电路性能的一个指标.可从版图设计原则、整体版图设计、元件版图设计、布局布线几个方面对双极型集成电路版图设计工艺进行研究.     

论集成电路布图设计的法律保护

本文具体论述了集成电路布图设计的法律保护模式和存在的问题．以及在此基础上对专门立法保护模式下的保护范围和保护条件进行了具体分析。     

基于边界扫描技术的集成电路可测性设计

随着集成电路规模的不断增大,芯片的可测性设计正变得越来越重要.研究了目前较常用的边界扫描测 试技术的原理.结构,并给出了边界扫描技术的应用.重点研究了基于边界扫描的外测试方式.即电路板上芯片间 连线的固定故障.开路和短路故障的测试,利用硬件描述语言-Verilog设计出TAP控制器,得到TAP状态机的仿 真结果.     

基于数模混合的集成电路设计技术

集成电路的应用使得我国的微电子技术水平不断提高,并在我国的信息产业发展中扮演着十分重要的角色。集成电路可以分成三大类:数字电路、模拟电路与数模混合电路。科学技术的进步和人们生活生产需求的不断提高为数字模块逐渐与模拟模块内嵌在同一个芯片上提供了很大的动力。目前通讯与电子产业是数模混合电路应用的两大主要领域,与此同时人们也在不断扩大数模混合电路的使用领域。基于这一背景,本文讲解了数模混合电路设计的主要流程,以此为之后的研究工作提供借鉴。     

基于数模混合的集成电路设计技术

集成电路的应用使得我国的微电子技术水平不断提高,并在我国的信息产业发展中扮演着十分重要的角色.集成电路可以分成三大类：数字电路、模拟电路与数模混合电路.科学技术的进步和人们生活生产需求的不断提高为数字模块逐渐与模拟模块内嵌在同一个芯片上提供了很大的动力.目前通讯与电子产业是数模混合电路应用的两大主要领域,与此同时人们也在不断扩大数模混合电路的使用领域.基于这一背景,本文讲解了数模混合电路设计的主要流程,以此为之后的研究工作提供借鉴.