21世纪微电子技术发展展望

一、集成电路技术的高速发展几十年来集成电路（ＩＣ）技术一直以极高的速度发展。著名的摩尔（Ｍｏｏｒｅ）定则指出，ＩＣ的集成度（每个微电子芯片上集成的器件数），每３年左右为一代，每代翻两番。对应于ＩＣ制作工艺中的特征线宽则每代缩小３０％。根据按比例缩小原理（Ｓｃａｌ澊ｉｎｇＤｏｗｎＰｒｉｎｃｉｐｌｅ），特征线条越窄，ＩＣ的工作速度越快，单元功能消耗的功率越低。所以，ＩＣ的每一代发展不仅使集成度提高，同时也使其性能（速度、功耗、可靠性等）大大改善。与ＩＣ加工精度提高的同时，加工的硅园片的尺寸却在不断增…     

VLSI设计中的高级模型阶简化技术

由于高级超大规模集成电路（VLSI）技术互连占优势的现象，互连模型简化在过去10年内已经成为电路分析的重要步骤，互连对系统性能起着显著的作用，因此我们不得不考虑在子线路模块之间的耦合效应。耦合的提取呈现许多寄生现象的小碎片。尽管寄生现象的数值是小的，但因碎片的数量是巨大的，这就使得其累积效应不可忽略，如果不加以处理，寄生现象的数量能够吞食内存容量、消耗众多的CPU时间。     

封装技术的发展特点及趋势

随着微电子产品，特别是便携式装置，汽车电子和消费类电子产品轻，薄，短，小化的发展，并基于成本，性能和可靠性等方面的考虑，本文通过对各类封装技术的特点比较，阐述了圆片级封装技术（WLP）的优势，在当前封装领域所占的重要位置，以及在未来的几年中会继续保持很高的增长速度，在低中等I/O端数的IC封装市场中，将会占据越来越大的份额。     

采用有源功率因素校正的电路研制

介绍了开关电源电路功率因素低、谐波分量大的原因，介绍了有源功率因素校／E（PFC）技术，并详细介绍了一种专用有源功率因素控制集成电路MC34262的性能和特点，给出了采用MC34262研制的有源PFC电路的详细电路和参数，并详细分析了工作原理。     

STC相关矢量量化图像编码算法的VLSI结构

STC(Switch—Tree Coding)相关矢量量化图像编码系统是在传统的矢量量化的基础上，根据相邻图像块空间相关性的继承性，运用STC编码算法对矢量量化后输出的码字地址进行空间相关继承编码，在不引入任何额外的编码失真的情况下，图像平均比特率可达到0．32bit／pixel。将STC编码算法用VLSI实现后嵌入到已有的矢量量化VLSI结构中，在不降低硬件速度的前提下，提高了图像的压缩率和信道的利用率。模拟与验证结果表明，该结构可以获得约66MPixel／s的数据处理速度，能够满足图像实时传输的需要。     

超大规模集成电路（VLSI）制造技术

在通往信息社会的道路上,以VLSI为主体的微电子工业是居功至伟的前哨,也是“信息技术链”循环前进的动力和源泉。事实证明,微电子工业已经成为与钢铁、能源、化工工业同等重要,甚至在未来发展中超过这些支柱工业,成为具有战略意义的国家命脉工业。 一、VLSI制造技术的特征 自从1952年英国雷达研究所的达默提出集成电路的思想,到1958年美国德克萨斯仪器公司的J·S·基尔比和仙童公司的A·J·赫尔尼使用平面制作工艺     

基于嵌入式硬件的加密技术研究与实现

目前对加密技术的研究大多局限于软件领域和贵重电子产品,缺点分别是不可靠和成本高。基于嵌入式硬件对电子产品进行加密,可以通过附加外围电路简单而可靠的硬件来实现,同时弥补了这两点不足;这种方案也考虑到尽量降低体积和功耗,尤其适用于便携式电子产品的加密保护,有较好的市场应用前景。     

一种低功耗时钟树综合的寄存器聚类方法

随着集成电路制造工艺的进步与芯片集成度的提升，对于低功耗芯片的需求越来越大.时钟网络功耗占芯片总功耗的 40%以上，优化时钟网络的功耗已成为高性能集成电路设计中最重要的目标之一.本文提出了一种新的寄存器聚类方法来生成时钟树的叶级拓扑结构，通过限制群组的扇出、负载和范围，对寄存器进行合理分组，减少了缓冲器的插入数目和总布线长度，有效降低时钟网络功耗.将该方法整合到传统的时钟树综合（CTS）流程中，在ISCAS89 基准电路上测试并分析其有效性.实验结果表明，该寄存器聚类方法在不影响时钟树最大延时的情况下，有效减少了时钟网络20%以上的功率耗散和20%以上的时钟偏移.     

CMOS电路的低功耗逻辑综合

针对CMOS电路的功耗来源提出了一种低功耗综合流程.这种综合流程在不改变原有电路设计的前提下同时采用了门控时钟、操作数隔离和门级功率优化来降低功耗.对一个PTC(PWM/Timer/Counter)控制器的仿真表明，这种流程可以降低电路功耗57%，与仅使用门控时钟的流程相比可以进一步降低电路功耗21%.     

一种新型的BCD工艺栅驱动集成电路

分析了高压栅极驱动集成电路热耗散产生的原因和隔离技术的特点,研制出一种新型的700VBCD工艺栅驱动集成电路.通过减小LDMOS电流和开启时间降低芯片高速工作时的发热量,配合电路设计调整了BCD工艺,解决了高功耗和地线浮动等制约其发展和应用的难题.仿真和测试结果表明,该集成电路工作在1MHz,400V时,总功耗仅为0.4W.     

浅谈流体机械节能

80年代初,据国家统计局不完全统计,全国风机拥有量就已达230万台以上,总装备功率约1000万千瓦,耗电量约占当时全国发电量的10％。全国水泵的拥有量也已达1300万台以上,电能消耗占全国电能消耗量的21％以上。这样,仅风机、水泵耗电就占全国耗电量的31％。如果加上各类空气压缩机和冷冻压缩机,其耗电量则高达40％左右。由此可以看出,提高流体机械     

振动出矿机的功率消耗

本文从一般振动机械的功率消耗论证出发,结合超共振振动出矿机的特点,引入了最大功耗阻尼比比的新概念,从而推导出超共振振动出矿机功率消耗的公式,得出了在理论上与实际应用中均具有较重要意义的几个结论.     

基于STN-LCD控制驱动器的低功耗技术

基于一款超扭曲阵列液晶显示（STN—LCD）控制驱动器的专用集成电路（ASIC）的设计与实现,从功耗管理、时钟规划和总线仲裁三个方面阐述了低功耗系统规划方法;并分析了门控时钟、重定时和逻辑优化等低功耗技术在指令译码器、显示数据存储体等模块中的电路实现．上述方法对高性能的液晶显示控制驱动电路的低功耗设计具有重要的借鉴作用和参考价值．仿真结果表明经过功耗优化设计后的液晶显示控制驱动器的各个数字电路模块的功耗都大为降低．     

高通推出“Scorpion”^TM移动微处理器

美国高通公司（Nasdaq：QCOM）发布了新的“Scorpion”^TM移动微处理器。Scorpion Core是为了能够集成在高通公司Mobile Station Modem^TM（MSM^TM）解决方案中而专门设计和优化的微处理器，通过提供卓越的性能，降低移动环境下的功耗，促进手机与其它消费类电子产品的功能融合。     

变频器的应用和存在问题及对策

我国的电动机用电量占全国发电量的60％-70％，风机、水泵设备年耗电量占全国电力消耗的1／3。造成这种状况的主要原因是风机、水泵等设备传统的调速方法是通过调节入口或出口的挡板、阀门开度来调节给风量和给水量，其输入功率大，大量的能源消耗在挡板、阀门地截流过程中。由于风机、水泵类大多为平房转矩负载，轴功率与转速成立方关系，所以当风机、水泵转速下降时，消耗的功率也大大下降，因此节能潜力非常大，最有效的节能措施就是采用变频调速器来调节流量，应用变频器节电率为20％-50％，效益显著。     

超大规模集成电路金属互连线的电迁移过程指示参量研究

通过实验研究阶段全面描述金属互连电迁移过程的参量集合，发现了电阻和金属薄膜电阻的低频涨落在金融互连电迁移演化过程中的变化规律，实验结果表明，将电阻与金属薄膜电阻的低频涨落点功率谱幅值及频率指数3个指示参数相结合，可以明确指示和区分电迁移过程中材料的空位扩散，空洞成核和空洞长大3个微观结构变化的阶段，上述3个参量作为一个集合才能够全面表征金属薄膜电迁移退化的过程，在此基础上可望发展新的超大规模集成电路（VLSI）电迁移可靠性评估技术。     

从国际标准看企业在国际市场的竞争力

ISO／TC23／SC17（国际标准化组织农林机械标准化技术委员会便携式林业机械分技术委员会）是国际标准化组织分技术委员会中的一个，主要负责制定和修订以小型内燃机为动力的便携式机械的国际标准。该分技术委员会成立于1978年，到目前为止，共有15个P成员国（积极成员国，享有该组织成员的一切权力），12个0成员国（观察成员国，不具备投票表决权）。中国是这一组织的P成员国，     

CMOS集成电路设计中的功耗优化技术

对近年来发展起来的ＣＭＯＳ（互补型金属－氧化物－半导体）集成电路的各种低功耗设计方法进行了分析和比较。阐述了在电路级、逻辑级、寄存器传输级以及行为级。算法级和系统级等不同层次上的功耗优化的理论和方法,并且对在各个层次上功耗优化所能达到的功耗改善的极限以及可改进的潜力作了进一步的探讨。     

下沉颗粒三相体系的混合技术研究（Ⅰ）——功率的影响因素

考察了6种搅拌器的搅拌桨型式、转速和通气量对功耗的影响，发现凹叶圆盘涡轮和半管叶圆盘涡轮能有效避免气穴的产生，明显抑制了功率降的发生，得到了相应的通气功率关联式．对通气条件下的功率消耗也获得了一些新的认识，据此为下沉颗粒的三相体系选择了合适的搅拌桨型式．     

基于GND采样技术的逐次逼近型模数转换器设计

针对柔性压阻式压力传感器输出信号数字化对功耗和面积的要求，设计了一款低功耗逐次逼近型（SAR）模数转换器（ADC）.电路采用了基于GND采样的单调开关切换方案降低DAC开关能耗，并使用了分段电容阵列，在进一步降低切换功耗的同时，还缩减了整体电路的面积开销.此外，电路还设计了两级预放大器来降低动态比较器的噪声和失调，采用动态元件匹配技术（DEM）来提高ADC的线性度.在 1P6M CMOS工艺下实现了该ADC的电路设计和版图绘制，芯片内核面积约，在1.8 V的电源电压下功耗为.流片测试结果显示：SAR ADC在250 kHz的采样率下以11 bit输出时，信噪失真比SNDR为65.0 dB，有效位数ENOB为10.51 bit.