改进的高性能级联积分梳状滤波器

为解决应用于采样率变换系统中的级联积分梳状(CIC)滤波器通带失真大和阻带衰减小对其应用的限制,在分析传统CIC滤波器传输函数和频谱特性的基础上,引入二级可调参数简单滤波器,设计一种高性能CIC滤波器。仿真结果表明,它与同级数规模的内插二阶多项式CIC滤波器、锐化CIC滤波器相比,阻带衰减分别提高20dB、80dB;通带性能得到较大改善;实现复杂度较低。因此,它适用于对通带、阻带性能和实现复杂度要求较高的采样率变换系统。     

改进的高性能级联积分梳状滤波器

为解决应用于采样率变换系统中的级联积分梳状(CIC)滤波器通带失真大和阻带衰减小对其应用的限制,在分析传统CIC滤波器传输函数和频谱特性的基础上,引入二级可调参数简单滤波器,设计一种高性能CIC滤波器。仿真结果表明,它与同级数规模的内插二阶多项式CIC滤波器相比,阻带衰减提高20dB;同锐化CIC滤波器相比,阻带衰减提高80dB;通带性能得到较大改善;实现复杂度较低。因此,它适用于对通带、阻带性能和实现复杂度要求较高的采样率变换系统。     

改进型CIC抽取滤波器的研究与设计

由于CIC（级联积分梳状）滤波器不需要乘法运算和存储系数,因此实现非常简单,在采样率变换过程中经常使用CIC滤波器进行数字滤波.在CIC滤波器概念的基础上,提出了基于正弦函数的补偿滤波器与基于锐化技术的改进型CIC滤波器,补偿滤波器与锐化技术二者用来改善CIC滤波器的通带与阻带特性.通过对CIC滤波器及其改进型的综合性能进行对比体现出所设计滤波器的优点.     

一种基于FPGA的数字上变频实现方法

本文在上变频原理的基础上分析了不同的内插方法并对插值滤波器做了选择。介绍了CIC滤波器的基本组成原理,说明其结构简单、规整,没有乘法器,占用存储量小,适合工作在高采样率和插值比很大的场合。另外从时域和频域分析了CIC滤波器的本质,并讨论了其内部寄存器的最小位宽与溢出保护,实现了高效的CIC内插滤波器。结合FPGA集成性高、可靠性好、应用灵活等优点,进行了仿真、综合,验证了设计的正确性,最终达到了设计要求。     

电火花伺服进给模糊控制器制备方法

设计电火花放电状态分类统计法,用MATLAB生成模糊控制函数,并用存储器查表法实现模糊控制器硬件化.硬件化的电火花伺服进给模糊控制器,是在Altera公司EP1C12Q240C8可编程逻辑器件中实现的,占用760个逻辑单元,40960个存储比特,模块工作频率可达72 MHz.仿真结果表明:控制器计算迅速,几乎不消耗时间...     

软件无线电中多速率信号处理设计及仿真

针对软件无线电中的采样率转换问题,提出了一种先抽取再内插来实现采样率转换的结构,讨论了与之相应的CIC滤波器、HB滤波和多相滤波器的设计,结合各滤波器的特征,对各抽取器关键参数的选择进行了分析,实现了整个抽取系统从输入到输出的仿真,完成了多采样率的变换.     

一种参数可配置的SRRC滤波器的结构设计及其代码的自动生成方法

提出了平方根升余弦(SRRC)滤波器的一种直接型对称折叠和流水线加法树的规整结构.鉴于这种结构的规则特性,提出了一种对滤波器的阶数、滤波器系数精度以及输入输出数据宽度进行配置的代码自动生成方法,采用该方法可以方便快捷地实现可应用于不同系统中的相同结构、不同阶数、精度的SRRC滤波器.采用该结构,一个257阶的SRRC滤波器,只消耗86 315门,即可达到168.9 MHz的工作频率,具有很好的速率面积比.     

一种低资源数字抽取滤波器设计

设计并实现一个应用于音频Sigma-Delta模数转换器的低资源数字抽取滤波器。该滤波器采用多级多采样率结构, 整体带内纹波小于0.06 dB, 带宽为21.6 kHz, 最低工作频率为10 MHz。通过滤波器硬件架构的设计, 有效地缩小了抽取滤波器的电路面积和功耗。芯片测试结果表明, 对 64 倍过采样率、4 阶Sigma-Delta调制的 1 bit 脉冲密度调制信号输出码流进行处理, 得到音频信号的信噪比达到87.2 dB, 在SMIC 0.13 μm 工艺下, 数字部分的面积约为0.146 mm²。与同类型抽取滤波器相比, 面积减小58%, 功耗减少60%以上。     

实对称矩阵特征值分解高速并行算法的FPGA实现

针对MUSIC(Multiple Signal Classification,多重信号分类)算法中的信号子空间和噪声子空间分离的硬件实现实时性需要,对矩阵特征值分解的Jacobi算法进行了并行改进,采用脉动阵列结构在FPGA(Field Programmable Gate Array)上高速并行实现了对数据协方差矩阵的特征值分解。采用矢量模式CORDIC算法和旋转模式CORDIC算法实现脉动阵列结构的细胞单元。系统字长选用16 bit定点数,采用硬件描述语言VHDL进行描述,在Altera公司的EP2S60中实现。整个特征值分解模块消耗24 372个FPGA中基本逻辑单元(LE),系统最高工作频率145 MHz,完成一次特征值分解的最低耗时为14.82μs。通过理论分析和实验验证,该实现方法精度高、速度快,大大提高了MUSIC算法的实时性,扩大了MUSIC算法的应用范围。     

基于窗结构和巴切奇偶排序的中值滤波器硬件设计与实现

数字电路设计中值滤波器时,面积和速度上的考虑非常重要.面积上要求使用的逻辑资源尽可能少;速度上则要求系统能在较高时钟频率上工作,并用尽可能少的时钟周期完成1帧滤波或进行实时滤波.设计的新型中值滤波器的硬件结构为带2个Buffer的3窗结构,并用奇偶排序网络作为滤波器功能逻辑模块的理论依据,在FPGA平台上进行结构设计,使用ModelSim仿真验证了结果,最后实现了视频图像滤波.实验分析表明,设计的新型结构滤波器不但使用的逻辑资源较少,仅用了741个逻辑单元(LE),而且处理速度达到27 MHz/像素,实现了对视频图像的30帧/s实时处理.设计不仅具有一定的实用性,也为数字图像处理的硬件结构设计思路提供了参考.     

一种采样率可调的中频DQPSK调制方法设计

通过对软件无线电技术的研究,提出了一种适合中频传输的改进型全数字四相相对相移键控(differential quadrature reference phase shift keying,DQPSK)调制方案,该方案能够输出采样率可变的调制信号。对DQPSK调制的工作过程中变频模块进行了研究,其中插值模块的更改可以实现不同的速率变化。并重点描述了积分梳状滤波器(cascade integrator comb,CIC)及其补偿的办法,能使不同带宽的低速率信号实现上采样到载频输出调制信号,并给出了具体的性能仿真分析。     

非整数倍采样情况下的符号定时同步研究

符号定时同步是数字信号解调的关键技术之一。实际应用中,为简化模数转换操作,数字接收机通常采用相对固定的采样速率对不同符号速率的信号进行采样,而传统的符号同步算法无法实现每个符号非整数个采样点的信号的同步。针对非整数倍采样情况下的定时同步问题,在传统最大平均功率算法的基础上,提出一种由多相滤波器、改进的积分级联梳状(CIC)插值滤波器和最大平均功率算法构成的符号同步方法,对非整数倍采样信号进行整数倍采样变换,再进行符号定时同步。以最具有代表性的16QAM和32QAM信号为例对算法进行仿真,仿真结果表明,新算法在保证较低的运算复杂度的同时,具有较高的估计精度,能够适用于MQAM信号在非整数倍采样情况下的符号定时同步。     

8PSK中频数字化发射机中多级滤波器的研究与设计

本文介绍了8PSK调制方式的原理和相应中频数字化发射机的系统结构,并进一步提出了发射机中多级滤波器各自的作用及实现方法。针对数字化基带成形的处理特点,该文提出一种基于分布式算法和查找表的高速成形滤波器实现方法以基于现场可编程门阵列（FPGA）芯片实现根升余弦FIR,滤波器,以及由CIC内插滤波器实现了发射机中的增采样功能。整个设计采用硬件描述语言VerilogHDL实现,通过仿真验证了以这些方法来实现相应的功能是可行的。     

软件无线电中的数字下变频技术研究

论述了数字下变频器的结构,探讨了采用查表方法实现数字控制振荡器,利用线性内插方法结合级联积分梳妆滤波器实现分数比抽取滤波,从而达到降低数字下变频器复杂性的目的,使得数字下变频处理可以在通用数字信号处理芯片中用软件实现.利用该算法提高了数字下变频器的处理速率,实现了数字载波控制和抽取滤波可编程.     

软件无线电中CIC滤波器的性能改进

由于传统的CIC滤波器调谐参数固定且受限,频谱响应不理想,不能灵活运用于软件无线电中.通过分析传统的CIC滤波器结构和功率谱密度,提出一种改进型的CIC滤波器.改进型CIC滤波器每级采用不同延时,使其灵活调谐.通过MATLAB进行仿真,并调节参数,由于折叠进入通带,可使改进型的CIC滤波器在零点附近区域引起的镜像混叠减至最小,得到较好的旁瓣抑制和镜像衰减,证明其性能更优.     

CIC filter theory in DDC and implementation by using FPGA

Cascade Integrator Comb(CIC)filter is the main part of the next generation High Frequency (HF) radar. This paper describes the key points of CIC theory in the Digital Down Conversion (DDC) module of a radar receiver, and takes advantage of the high flexibility and high density feature of Field Programmable Gate Array (FPGA) for putting forth to design the CIC filter by using FPGA. This paper provides particular insight into design by FPGA, which has advantages in high speed operation and simply structure. Some important and practical applications are given in this paper. The simulation result proves the validity and veracity. Because we can adjust the parameters freely according to our need, the CIC filter can be adapted to the next generation HF radar.     

低复杂度可变带宽全数字调制器

针对不同通信系统的不同带宽要求,提出一种低复杂度数字带宽可配置调制器(D-BCM),该调制器基于数字基带的可配置速率变换模块,其中可配置速率变换模块将多种不同输入码率转换为同一输出码率,使得后端数模转换(DAC)和射频调制(RF)与传统调制器相同。其核心部件可配置速率变换模块由两部分组成:第一部分是可配置速率变换的上采样单元;第二部分是单一的去镜像滤波器,且通过对多种去镜像滤波器的比较得出N yqu ist滤波器更适合低复杂度的实现要求。文中详细阐述D-BCM结构,并重点设计和实现可配置速率变换模块,最后在窄带系统中验证了调制器可行性。