改进型CIC抽取滤波器的研究与设计

由于CIC（级联积分梳状）滤波器不需要乘法运算和存储系数,因此实现非常简单,在采样率变换过程中经常使用CIC滤波器进行数字滤波.在CIC滤波器概念的基础上,提出了基于正弦函数的补偿滤波器与基于锐化技术的改进型CIC滤波器,补偿滤波器与锐化技术二者用来改善CIC滤波器的通带与阻带特性.通过对CIC滤波器及其改进型的综合性能进行对比体现出所设计滤波器的优点.     

CIC抽取滤波器

级联积分-梳状（Cascaded Integrator–Comb,CIC）滤波器,是一种高效的抽取滤波器,广泛应用于软件无线电接收机数字前端。介绍了抽取理论,以及CIC滤波器的结构和频率特性。通过计算机仿真,得到了CIC滤波器在软件无线电接收机信号处理过程中的时频域信号,验证了其功能。     

软件无线电中CIC滤波器的性能改进

由于传统的CIC滤波器调谐参数固定且受限,频谱响应不理想,不能灵活运用于软件无线电中.通过分析传统的CIC滤波器结构和功率谱密度,提出一种改进型的CIC滤波器.改进型CIC滤波器每级采用不同延时,使其灵活调谐.通过MATLAB进行仿真,并调节参数,由于折叠进入通带,可使改进型的CIC滤波器在零点附近区域引起的镜像混叠减至最小,得到较好的旁瓣抑制和镜像衰减,证明其性能更优.     

CIC抽取滤波器的仿真

本课题设计一个输入字宽为8位的3级CIC滤波器,微分延迟因子M=1,抽取因子D=10,通带内的混叠衰减至少大于105dB,通带内的衰减至少小于0.5dB。     

频响改善的低功耗CIC抽取滤波器

针对传统递归型CIC(cascaded-integrated comb filters)抽取滤波器功耗较大、频率响应特性不理想的缺陷,设计了一种改进的非递归型CIC抽取滤波器.利用降序素数分解和多相分解使CIC滤波器以多级多相的低功耗结构实现,通过适当增大级联因子提高抽取器的混叠抑制比,同时利用一个2阶的SIN型补偿滤...     

一种基于FPGA的数字上变频实现方法

本文在上变频原理的基础上分析了不同的内插方法并对插值滤波器做了选择。介绍了CIC滤波器的基本组成原理,说明其结构简单、规整,没有乘法器,占用存储量小,适合工作在高采样率和插值比很大的场合。另外从时域和频域分析了CIC滤波器的本质,并讨论了其内部寄存器的最小位宽与溢出保护,实现了高效的CIC内插滤波器。结合FPGA集成性高、可靠性好、应用灵活等优点,进行了仿真、综合,验证了设计的正确性,最终达到了设计要求。     

CIC滤波器在调制器应用中的性能研究

为了补偿级联积分梳状(CIC)滤波器固有的通带衰减,提出在CIC滤波器之前插入脉冲成形滤波器(PSF)进行预补偿的新算法,该算法不增加硬件复杂度.以多速率正交调制器为例分析了补偿后CIC滤波器的性能,给出了滤波器系统的频率响应.仿真结果表明该补偿算法实用,有效.     

一种基于FPGA的高精度数字鉴相器

本文提出一种基于CIC滤波器和CORDIC算法的高精度数字鉴相器。本鉴相器通过两路正交本振信号分别与两路待测相信号相乘,使用CIC滤波器的滤除乘积中的高频信号,最后通过CORDIC算法计算出相位差。上述方法适于FPGA实现,Alteral公司的FGPA有丰富的乘法器资源,并且可以通过增加数据位宽度和使用流水线来实现鉴相器的高精度性和高速度性。通过modelsim和matlab的联合功能仿真,在加入一路35dB的高斯白噪声的信号中进行30次测量最大误差小于0.0032 rad。     

一种基于CIC和FIR的低功耗数字滤波器设计

针对地震信号采集系统中的滤波器设计问题,提出一种基于CIC滤波器和FIR滤波器的低功耗数字滤波解决方案.系统由四级前端CIC滤波器、三级前端FIR滤波器和一级离线均衡FIR滤波器构成,以满足地震信号采集系统和地质勘探的需求.对各级滤波器和整个系统的幅频特性和相频特性进行了研究,并通过仿真完成性能验证,结果显示此低功耗数字滤波系统的性能完全能够满足实际需求;将此低功耗数字滤波系统与当前业界的片上数字滤波解决方案进行对比,证明了此低功耗数字滤波系统能够大幅减少总运算量和前端功耗运算量.     

滤波器多相结构的FPGA实现

针对数字滤波的信号处理特点，将截短的滤波器冲击响应波形进行二维分解，得到滤波器的多相结构。通过对多相结构的分析，给出了一种较为精简实用的基于滤波器系数查表模式的FPGA实现结构。该结构具有实现简单、占用资源少等特点。仿真结果表明，该结构完全可以达到实际应用的要求。     

CIC filter theory in DDC and implementation by using FPGA

Cascade Integrator Comb(CIC)filter is the main part of the next generation High Frequency (HF) radar. This paper describes the key points of CIC theory in the Digital Down Conversion (DDC) module of a radar receiver, and takes advantage of the high flexibility and high density feature of Field Programmable Gate Array (FPGA) for putting forth to design the CIC filter by using FPGA. This paper provides particular insight into design by FPGA, which has advantages in high speed operation and simply structure. Some important and practical applications are given in this paper. The simulation result proves the validity and veracity. Because we can adjust the parameters freely according to our need, the CIC filter can be adapted to the next generation HF radar.     

软件无线电中新型高效数字滤波器的设计

传统CIC滤波器用作抽取和内插抗混叠滤波器时其通带偏差和混叠镜像衰减通常不能满足软件无线电系统的要求，为此提出了一种用内插二阶多项式级联锐化CIC滤波器的改进方法，它能同时使通带和阻带的性能得以提高．数值仿真结果表明，所提出的这种新型抽插抗混叠CIC滤波器能够有效补偿通带的偏差，同时又能增加旁瓣部分的衰减，更适合应用于对宽带信号处理的软件无线电数字上下变频器中．     

新的改进Sharpened CIC滤波器

提出了一种改进的积分梳状（CIC）滤波器.在改变传统积分梳状滤波器的延迟因子的同时,将锐化（Sharpen）技术和相位分解技术应用于此滤波器.改进后的滤波器与传统滤波器相比,减少了信号失真,降低了系统功率消耗.仿真结果表明,改进后的滤波器在通带范围内的波动很少,而且,具有较高的阻带衰减.     

基于分布式算法FIR滤波器的FPGA设计

FIR滤波器是一种被广泛应用的基本的数字信号处理部件。针对采用常用方法设计实现FIR滤波器存在的问题,提出基于分布式算法设计并在FPGA上高效实现严格线性相位FIR滤波器的方案,通过编程仿真得到满意的结果。该方法实现FIR滤波器器件体积小、性能可靠、价格低廉、设计周期短,可作为高速数字滤波设计的较好方案。     

基于FPGA的多体制中频数字解调器实现

实现一种基于FPGA的软件无线电多体制解调器,包括正交解调数学模型、FPGA实现方案、测试结果及分析。系统采用一个通用硬件平台和能节省大量硬件资源的模块化的软件设计实现9种解调方式。通过仿真与实际测试,结果正确且工作稳定可靠。     

基于FPGA的新型抗混叠CIC抽取滤波器的设计与实现

针对传统的积分梳状滤波器在用作抽取抗混叠滤波器时,通带偏差和混叠镜像衰减难以满足软件无线电系统需要的问题,设计采用内插二阶多项式级联锐化CIC滤波器的改进方法,扩展了其通带带宽的同时提高了阻带衰减,并应用SOPC设计软件dspbuilder在一片FPGA芯片上予以实现,简化了设计流程,降低了成本和开发周期.     

基于FPGA和DAC的数字程控放大器和滤波器

设计并实现了基于数模转换（DAC）R-2R网络的程控放大器和程控滤波器,采用2片8位的DAC0832芯片作为程控电路主体,利用FPGA作为程控放大器及程控滤波器的控制模块,实现了可编程放大参数的设置以及低通和高通滤波截止频率的数字控制。