基于DDS和PLL技术实现的L波段高码速率(16Mb/s)最小频移键控调制源

介绍了一种实现MSK调制信号的方法。该方法结合了DDS和PLL技术的特点,采用二次混频方案,实现了码速率达16Mb/s的L波段(1 030MHz和1 090MHz)MSK调制信号源。对调制后的信号质量进行了测试,并通过测试结果对DDS系统时钟与FPGA系统时钟同步的重要性进行了说明。测试结果表明该信号源的EVM RMS值最大为6.7%(在1 030MHz时测得),最小仅为2.3%(在1 090MHz时测得),并且当DDS系统时钟与FPGA系统时钟同步时,其调制信号的信号质量要大大优于两者不同步时的信号质量。     

基于DDS和PLL技术实现的L波段高码速率(16Mb/s)MSK调制源

本文介绍了一种实现MSK调制信号的方法。该方法结合了DDS和PLL技术的特点,采用二次混频方案,实现了码速率达16Mb/s的L波段(1030MHz和1090MHz)MSK调制信号源。文中对调制后的信号质量进行了测试,并通过测试结果对DDS系统时钟与FPGA系统时钟同步的重要性进行了说明。测试结果表明该信号源的EVM RMS值最大为6.7%(在1030MHz时测得),最小仅为2.3%(在1090MHz时测得),并且当DDS系统时钟与FPGA系统时钟同步时,其调制信号的信号质量要大大优于两者不同步时的信号质量。     

Turbo码多级调制及性能分析

将Turbo码进行多级调制,然后进行多步译码.根据信息理论,将Turbo码设计出不同的码率,让低层码具有较高的纠错能力,而让高层码具有较高的传输信息的能力,从而提高系统传输率;并对Turbo码多级调制的误码性能进行分析,得出误码率计算公式;还对Turbo码调制方案进行了仿真,证明了结论的正确性.     

Turbo码多级调制及性能分析

将Turbo码进行你级调制,然后进行多步译码。根据信息理论,将Turbo码设计出不同的码率,让低层码具有较高的纠错能力,而让高层码具有较高的传输信息的能力,从而提高系统传输率,并对Turbo码多级调制的误码性能进行分析,得出误码率计算公式,还对Turbo码调制方案进行了仿真,证明了结论的正确性。     

基于有限域结构的LRC码的存在性讨论

假设C是有限域F_q上的(n,k)线性码,若码字的每个分量值是其他r个分量值的函数,则称C为(n,k,r)LRC码,这里r相对于码长来说是个较小的数。基于有限域结构构造LRC码的方法通常有3种：利用有限域的加法结构、乘法结构及其子域上的向量空间结构。然而,这些构造方法不是对任意局部参数为r的LRC码都能构造。为了解决这个问题,本文通过组合代数等方法,对任意给定素数p,提出了Fq上G-多项式存在的充分条件,讨论了一类局部参数r=p²+p-1的局部恢复码的存在条件,并通过两个实例来说明相关问题。     

基于导频的超宽带同步方案捕获性能分析

基于导频脉冲进行超宽带信号同步的新方案分两步实现：码片同步和PN码同步。一旦获得码片同步,这样可以得到有效的多径信息,有利于获取多径能量提高捕获的概率。文中针对利用导频脉冲进行超宽带信号同步方案,采用仿真与理论分析相结合的方法,详细分析了AWGN信道下其码片捕获和码捕获性能,并在CM1-CM4信道下进行了捕获性能仿真分析。结果表明：理论分析和仿真结果相吻合,利用导频进行超宽带信号同步在各种信道下均能获得很好的性能。     

光纤数字系统中同步时钟提取电路设计

本文通过对NRZ、RZ伪随机码序列进行频谱分析，得知当NRZ码变换成码元占空比为1／2的RZ码时，所提出的同步时钟功率最强。并根据得出的结论提供一实际运用的设计电路。     

一种基于FPGA的曼彻斯特编译码电路设计

运用VHDL硬件描述语言以及Max-plus软件平台,采用超前滞后型全数字锁相环提取位同步时钟的方法,设计了一种基于全数字锁相环的曼彻斯特编译码电路,给出了详细的设计过程和波形仿真,并在GW48-CK实验平台上进行了下载验证.     

基于ACH算法的RLL(2,7)编码设计

在系统研究ACH算法的基础上，应用ACH算法设计了一种RLL（2，7）码。这种RLL码具有10个状态，原码字长度m=2，编码码字长度n=4，即编码变换比R=1／2。对这种调制码进行了性能分析，主要包括编码效率、自同步能力、错误传播范围和功率谱密度。     

码复用差分混沌键控性能分析与同步算法

码复用差分混沌键控(code-shifted differential chaos shift keying,CS-DCSK)是一种具有优良抗多径衰落能力的非相干混沌调制技术,虽然非相干混沌调制技术不需要在接收端恢复混沌载波,但准确的符号同步是保证系统性能的前提.介绍了CS-DCSK系统的结构模型,包括发射机和接收机原理以及CS-DCSK独特的信号帧结构,然后采用高斯近似法(Gaussian approximation,GA)分析了高斯信道和Nakagami-m衰落信道下符号同步误差对CS-DC-SK误码性能的影响,最后提出一种符号同步算法,该算法通过发送训练序列首先完成帧间的粗同步,在粗同步的基础上完成帧内的细同步.仿真结果表明,在高斯信道和Nakagami-m衰落信道下,仿真结果与理论分析基本一致.通过与理想同步情况下的误码率性能比较,提出的同步算法存在2 dB左右的性能损失.