共查询到16条相似文献,搜索用时 62 毫秒
1.
2.
3.
阐述 IP 核前端设计中经常遇到的几个问题:编程语言选择、图形化编程工具的利与弊、同步电路设计与异步电路设计的比较等,介绍了 IP 设计的一般流程,以及日本 NEC 公司的 OPENCAD工具。 相似文献
4.
5.
6.
7.
8.
基于单片FPGA的多路VFC数据采集器 总被引:2,自引:0,他引:2
描述了一个8通道压频转换(VFC)数据采集器的硬件设计和实现过程.该数据采集器主要由计数暂存单元、FIFORAM缓冲存储单元、RS232C串行通信单元和控制单元构成.数据采集器用一片Xilinx现场可编程门阵列(FPGA)芯片实现,因而具有设计实现周期短、电路工作可靠以及便于系统微小型化等特点. 相似文献
9.
DDS是从相位的概念出发进行频率合成的一项新型技术.该文简要介绍了DDS的工作原理,设计思路和实现方法.该文设计的基于FPGA的DDS信号发生器,频率步进可以很小,切换速度快,频率控制容易,电路设计简单. 相似文献
10.
以FPGA(Altera CycloneⅡ系列EP2C5T144C8)为平台,用Verilog-HDL语言设计了用于产生多种波形的系统.结果表明,该系统可以产生5种常见波形,且波形数据调节方便灵活. 相似文献
11.
12.
13.
史中权 《河海大学常州分校学报》2006,20(3):43-46
为实现普通电话语音信号的数字化,以较低的硬件成本实现语音的网络传输,将分组语音技术与计算机处理技术、因特网技术相结合,组建了一套单片机控制系统.该系统利用单片机通过以太网进行分组语音数据包的发送与接收.实验运行结果表明,该系统不但具有较高的语音通话质量,而且能够提供更多的电信增值服务业务,具有较高的应用价值. 相似文献
14.
15.
为了能在数字通信系统的接收端对信息进行正确译码,需产生一个用作取样判决的位定时脉冲.对采用数字锁相环提取定时脉冲的方法进行分析,提出了一种由微分超前/滞后型鉴相器构成数字锁相环的Verilog-HDL建模方案和基于FPGA实现该方案的设计过程,给出了仿真结果.以锁相环在CMI线路码译码中的应用为例,验证了该锁相环工作的可靠性. 相似文献
16.
本文介绍了主动包的传输策略,利用ANTS技术中的“请求-调入”方法实现程序在Internet上的传输,将IP选项同ANEP协议选项相互融合,并对封装在IP分组中的主动报文的字段进行必要修改,实现主动包在Internet上的传输。 相似文献