时钟—程序控制器的设计

本文介绍了一种用8031单片机构成的时钟一程序控制器的设计与制作。该控制器具有时钟显示、校准功能，并能实现五路定时控制。系统结构简单，编程方便。     

时钟——程序控制器的设计

文中介绍了用８０３１单片机构成的时钟－程序控制器的设计与制作。该控制器具有时钟显示、校准功能，并能实现五种定时控制，系统结构简单，编程方便。     

电脑日历时钟及定时控制器

本文给出了在单片机的控制下ＭＣ１４６８１８日历时钟及控制器的一种使用方法，实现了掉电状态下的时钟运行，数据保存，和控制信息处理，体现了ＭＣ１４６８１８芯片在实时控制方面的优点。     

多光口SDH网元中DCC通道速率适配电路的设计与实现

采用现场可编程门阵列(FPGA)，设计了一种用于SDH传输系统中数据通信通道(DCC)数据帧汇聚与速率适配的电路，可以将具有不同时钟的12个独立DCC通道中的HDLC数据帧进行提取、缓存并复接成一个时分复用的高速数据链路，交给Motorola MPC860中的多通道通信控制器进行处理，整个设计采用一片XILINX的xc2s200pq208完成，使用约17万等效门，在HDLC最大帧长为1kB的情况下，允许的多通道通信控制器与DCC通道时钟之间的时钟偏差大于1．4％，并给出了测试波形。     

可编程控制器（S7-200）在焦化厂煤气交换机中的应用

可编程控制器内置时钟模块和丰富的指令集，编程方便，可取代电气系统里复杂的电气联锁，简化线路。由于安装方便，运行可靠，在电气控制系统里应用非常广泛。     

MCS—51微控制器在82527CAN控制器的接口方法

描述了ＭＣＳ－５１与８２５２７ＣＡＮ控制器的两种接口方法，简略介绍８２５２７的接口方式和时钟结构。     

低功耗全流水线JPEG-LS无损图像编码器的VLSI设计

针对JPEG无损/准无损图像压缩标准(JPEG-LS)本身不利于并行计算和低功耗应用的问题,提出了一种JPEG-LS无损图像编码器的超大规模集成电路(VLSI)实现结构。它从功能上分为4部分:模式判别模块;时钟控制器;3条并行流水线;两级数据聚合器。这些模块以全流水线结构组织运算,能够达到实时图像处理的目的。4时钟域交叉并存,并包含专用时钟控制器的时钟管理机制,既保证瓶颈运算的进行,又能及时关断空闲模块的时钟,该措施使平均功耗降低了15.7%。该文提出的JPEG-LS编码器具有低功耗、高速图像处理的特征,已被应用于无线内窥镜系统。     

MCS-51单片机的时钟电路

微型计算机的CPU实质上就是一个复杂的同步时序电路,所有工作都是在时钟信号控制下进行的。每执行一条指令,CPU的控制器都要发出一系列特定的控制信号。通过介绍MCS-51单片机的时钟电路,重点分析两种不同时钟信号的产生方式。     

带时钟的自动温度控制器

为了实现现实生活中所需要的温度检测与控制，本文以AT89C51单片枫为棱心，设计一种具有时钟功能的温度自动调节控翻的温度控制器，给出控制器的硬件结构框架与软件设计方案。同时本文采用了单总线数字式温度传毒器DS18820进行温度测量，电路具有结构简单，精度高，价格低廉等特点，能够广泛应用于智能仪器仪表中。     

应用单片机开发日历时钟控制器

应用ＰＩＣ１６Ｃ５４单片机开发的日历时钟控制器，经现场实际验证，其各项性能指标较为合理，运行可靠。在此基础上，成功地给出了具有容错能力的三线制串行传输协议、省电模式转换方法及时间控制输出的实现方案。     

CMOS电路的低功耗逻辑综合

针对CMOS电路的功耗来源提出了一种低功耗综合流程.这种综合流程在不改变原有电路设计的前提下同时采用了门控时钟、操作数隔离和门级功率优化来降低功耗.对一个PTC(PWM/Timer/Counter)控制器的仿真表明,这种流程可以降低电路功耗57%,与仅使用门控时钟的流程相比可以进一步降低电路功耗21%.     

一种基于STM32的嵌入式遥控器设计

提出了一种基于STM32的低功耗、高性能的嵌入式学习型遥控器解决方案,阐述了系统的工作原理及其软硬件设计.该遥控器解决了传统单片机因时钟频率低而无法对载波频率进行测量的瓶颈,实现了对任何一款普通遥控器的按键编码学习,并且利用STM32丰富的内部资源,实现一遥控器控制多设备的一种集成化智能遥控,真正地完善了嵌入式学习型遥控器的智能化功能.     

转速监控器的设计

介绍了转速监控器的设计方法,并根据监控转速的要求,对电路进行优化设计.选用霍尔开关集成电路作转速传感器,藉助时钟控制电路、计数电路、输出电路等控制继电器的动作,达到监控转速的目的.此外,还介络了监控器的标定方法.     

A Control Scheme Based on Online Delay Evaluation for a Class of Networked Control Systems

A control scheme that integrates control technology with communication technology to solve the delay problem is introduced for a class of networked control systems: Networked Half-Link Systems (NHLS). Concretely, we use the master-slave clock synchronization technology to evaluate the delays online, and then the LQ optimal control based on delays is adopted to stabilize the controlled plant. During the clock synchronization process, the error of evaluated delays is inevitably induced from the clock synchronization error, which will deteriorate the system performances, and even make system unstable in certain cases. Hence, the discussions about the clock error, and the related control analysis and design are also developed. Specifically, we present the sufficient conditions of controller parameters that guarantee the system stability, and a controller design method based on the error of delays is addressed thereafter. The experiments based on a CANbus platform are fulfilled, and the experimental results verify the previous analytic results finally.     

手持设备中图形加速引擎BitBLT的设计

在讨论手持设备中图形加速引擎BitBLT的功能、结构、电路实现的基础上,重点阐述了实现设计中总线宽度、多时钟设计、显示存储器仲裁逻辑、颜色扩展的实现等关键问题,通过对速度、功耗和面积等因素的优化处理和折衷考虑完成了图形加速引擎BitBLT设计,并给出了逻辑仿真及FPGA验证的结果．该设计采用流水线处理结构,能达到非常快的处理速度,数据处理速率可达到1 byte/时钟,同时进行了功耗优化．     

基于国产FPGA的星载Nor Flash控制器设计与验证

为满足航天星载存储系统进一步提高数据传输速率和系统可靠性,降低定制成本等需求,设计了一款基于国产宇航级可编程逻辑门阵列(field programmable gata array,FPGA)的Nor Flash控制器.该控制器针对Nor Flash编程和擦除操作速度较慢等问题,采用了解锁省略策略与增设写入缓冲器编程算法...