基于ARM处理器的UART设计

UART是用于控制计算机与串行设备的装置,在嵌入式系统中它操作简单、工作可靠、抗干扰强。本文介绍了一种近距离的通信方法．讲述了UART的原理和软件设计的改进,在ARM中采用串口通信技术,具有使用方便、程序简单、可读性好、工作效率高等优点,可以广泛应用于基于串行通信的各种场合。结果表明,此设计有助于提高数据传输的实时性。     

高性能8位微控制器IP软核设计

在对传统MCS-51微控制器的局限性进行分析的基础上,提出了一种与其指令集兼容、性能大幅提高的可重用微控制器IP软核的设计。该控制器采用减少指令周期时钟数、独立总线访问、指令预读取等系统架构的优化及核心控制器架构的优化,使用新的加法和除法的算法,使性能得到大幅度的提高;在Altera FPGA上验证,该微控制器可稳定地工作在33.8 MHz时钟频率上。     

蓝牙基带数据处理IP核的设计

在分析开发平台层次结构的基础上,针对开发平台应用层的无线通讯功能,选取了蓝牙基带IP(Intellectual Property)核作为开发平台的应用例;分析蓝牙基带功能,提出可裁减的蓝牙基带模块划分方法,保证了嵌入式系统研发的低复杂性和正确性。最后详细阐述了蓝牙基带的核心——数据处理的实现。     

基于FPGA的多通道并行UART接口设计

针对现有多串口测控系统数据传输率低,各通信接口之间相互影响且不能并行通信的问题,提出了一种基于FPGA的多通道并行UART接口设计方法。依据RS-232异步通信协议,首先采用硬件描述语言设计了UART接口的波特率发生器、发送模块和接收模块,然后在EP2C8器件上对设计的多通道并行UART逻辑功能进行测试。试验结果表明,该设计方法能够实现10 Hz GPS数据帧和76.29 Hz航向参考系统AHRS数据帧的完整接收,各UART模块之间能并行工作,数据帧传输完整可靠。     

基于高速UART协议的自动化测控系统设计

对常用的开源CSerialPort类进行了改进,在VS2013平台上利用高精度定时器实现了批量数据帧的实时收发处理.在测试设备端使用FTDI Chip公司的FTD232R芯片实现计算机USB接口与UART的桥接,最高波特率达到3 Mb/s,传输效率是标准串口的26倍,并由Xilinx公司的Spartan6系列FPGA芯片XC6SLX16完成UART数据帧收发及后续处理,无须使用专用的接口板卡,该系统已成功用于某智能天线矢量调制器阵列的自动化测试,传输效率和可靠性均显著优于常规方案.     

可重用IP核验证方法研究

高效、可靠、全面的验证工作是可重用IP核开发成功的保证。本文针对可重用IP软核的验证过程进行研究,主要从RTL级功能验证、静态时序分析和RTL级与网表之间的形式化验证三个方面入手,研究了当前主流的验证方法,分析各种方法的优点和存在的缺陷,并给出了建议性的解决方法。     

基于IP核的FIR滤波器在数字正交变换中的应用

介绍了Altera公司的新型FPGA芯片Stratix系列EP1S40的特点及其编程与配置．通过IP核的重用和外围电路的VHDL设计，实现了基于FIR滤波的数字正交变换，并成功地提取了中频雷达脉冲信号的I，Q量，大大提升了数字信号处理的速度．     

SOPC设计中用户自定义IP核开发

本文介绍了SOPC设计中用户自定义IP核的设计步骤,并在此基础上开发出频率计IP核。结果表明:开发的频率计IP核实现灵活,结构紧凑,可重用性好,充分体现了SOPC设计的优越性。     

八位RISC微控制器IP核的设计研究

分析了RISC系统结构、指令系统和系统时序,对精简指令集MCU IP核进行了顶层功能和结构的定义与划分,建立了一个可行有效的RISC MCUIP核模型,并且采用IP核重用技术对各个模块进行了设计描述。通过利用多种EDA工具可以对整个系统进行了仿真验证,结果表明：所设计的MCU IP核能够准确无误的执行所有指令,并且达到了PIC16C5系列MCU的性能要求。     

TSK51微处理器IP核在FPGA中的实现与应用

TSK51是ALTIUM公司一款基于ASM51指令集并且兼容8051的8位微处理器内核,TSK51提供了硬件中断、串行通讯及定时器等辅助端口,并且开发了SFR特殊功能寄存器的用户自定义功能。本文以Altera公司的CycloneII FPGA芯片为例,介绍了TSK51在其上的实现和应用方法。     

MCS-51中串行口IP的设计

该文介绍了一种串口的内部结构及其模块化实现，并结合具体工作方式给出了仿真结果，在文章的最后讨论了可综合的编程风格和在设计中遇到的问题及其解决方法．该文设计的串口IP已经结合其它IP做成了一个SOC系统，并成功地通过了FPGA的测试．     

USB IP Core的设计

USB(通用串行总线)足一种新的外设连接技术，凭借其速度上的优势和良好的通用性等优点得到了广大使用者的认可，已经逐步成为PC机的一种标准接口．USB设备端接口控制芯片是一个USB应用设备与主机通信的桥梁，而USB内核(USB Core)则是：占片内部的一个关键模块．本文以USB设备端接口控制芯片的设计项目为背景，简单介绍了USB1．1规范的协议层内容，讨论了USB设备控制芯片的整体框架，重点描述了芯片中USB内核的功能结构及设计思路，此外，还介绍了对USB内核的功能仿真和系统验证．     

基于SmartFusion的UART电路设计

本文提出了基于SmartFusion的UART的设计,阐述了通用异步收发器UART的功能特点,使用了硬件描述语言Verilog对各个模块进行了介绍,并给出了仿真结果。将UART核心功能放到FPGA中可以大大提高SmartFusion内Cortex-M3的执行效率,整个UART接口电路结构简单、升级方便、稳定性高,可以将其灵活的应用到各个通信系统中。     

TinyOS下的串口通信研究与实现

TinyOS是由加州大学伯克利分校开发的一个开源操作系统,是专为无线传感器网络设计的轻量级、低功耗嵌入式操作系统,已经被成功地应用到多种硬件平台上。本文在分析和研究TinyOS通信机制的基础上,研究开发PC机与Micaz节点的通信技术,实现了PC与Micaz节点之间的信息互传。     

基于8051单片机IP设计等精度频率测量系统

本设计应用SOPC和8051单片机IP技术,设计一个等精度频率测量系统。通过在FPGA中嵌入8051单片机IP来取代单片机+FPGA方案中的实际的单片机,既节省了成本又充分利用FPGA内部资源。     

基于VHDL的高可靠性RAM的IP核设计

设计一个采用扩展Hamming码来纠错的高可靠性RAM的IP核。提出一种充分利用厂商提供的,经过特殊优化的基本宏功能模块来设计RAM的IP核的方案。试验结果证明,该RAMIP核满足设计要求,可以正确的配合CPU执行指令,具备应用价值。     

基于卷积算法的离散小波变换IP核设计

该文设计了一种实现多级二维实数小波变换的集成电路IP核，可用于JPEG2000编码器中．采取易于硬件实现的卷积算法，详细分析了该IP核的各个模块和时序，经过EDA软件仿真和综合，并在自行设计的一块FPGA的PCI开发板上进行了验证和性能分析．     

应用8051单片机IP设计相位测量仪

本设计应用SOPC和8051单片机IP技术,设计一个高精度的相位差测量仪。通过在FPGA中嵌入8051单片机IP来取代单片机+FPGA方案中的实际的单片机,既节省了成本又充分利用FPGA内部资源。