基于ZEVIO 1020的JPEG解码设计与实现

以LSI Logic公司的双核嵌入式处理芯片ZEVIO 1020为核心,构建了一个高性能的JPEG解压缩处理系统,并根据处理器中ARM9和ZSP400的配合调用机制.该系统从SD卡中获取压缩数据,经过熵编码、反量化、IDCT变换等步骤,实现了JPEG压缩数据的快速解码.实验结果表明,所设计和实现的解码系统具有高性能、高效率、低成本的特点.     

基于S3C4510B的MPEG-4视频解码器的优化与实现

为了更好地满足嵌入式系统的实时性要求，对原有的MPEG-4视频解码算法进行了一系列的改进．根据ARM微处理器的体系结构，优化MPEG-4视频解码算法和代码，并进行软件仿真．实验数据表明，优化后的解码器性能得到了全面提升。结合ARM的S3C4510B开发平台，对MPEG-4视频解码程序进行移植和调试，成功地实现了嵌入式系统的MPEG-4视频实时解码．     

基于双核DSP的MPEG-4标清视频编码器

文中详细阐述了针对ADSP-BF561双核DSP芯片的MPEG-4视频编码算法的优化方法.实验数据表明,优化后的编码器性能得到了全面提升,实现了基于ADSP-BF561双核平台上的4CIF视频实时编码.     

基于MPEG-4和IP组播技术的分布式视频监控系统

介绍了一个基于MPEG-4标准和IP组播技术的数字图像监控系统。该系统采用MPEG-4标准对图像进行编码和解码,利用IP组播技术实现了图像的多点传输。该系统的实际应用表明,基于MPEG-4标准和IP组播技术的系统具有更高的压缩率和网络带宽利用率等特点。     

MPEG-2视频文件的播放技术与实现

本文主要论述了MPEG-2视屏文件的主要编码解码技术与播放的实现以及MPEG-2在高清晰度电视和网络多媒体中的优势和广泛的使用人群。实验中阐述了MPEG-2视频文件的编码与解码的主要方法及MPEG-2视频压缩的原理和码流的处理方法。     

展讯：海归团队的“芯”动时刻

率先推出商用AVS音视频解码芯片 展讯此次推出的SV6111型音视频解码芯片实现了AVS标准要求的所有解码功能,并同时支持MPEG-2标准.芯片采用了国际先进的SoC设计技术,集成了重要的软件处理系统以及更多的硬件处理功能,使得其集成度更高、处理能力更强,而成本和功耗明显降低.     

MPEG-4视频解码器系统设计与实现

对于设计像MPEG-4视频解码器这样复杂的系统，关键在于系统结构的设计，本文从并行性的角度出发，提出了一种适合VLSI实现的MPEG-4解码器系统结构，它支持MPEG-4 ASP @L5码流，达到MPEG-4对解码精度和实时性的要求，通过一致性测试，设计过程中采用了软硬件协同仿真的方法，缩短了开发周期。     

低成本SoC平台MPEG-4 AAC解码器优化策略

提出了在低成本SoC平台的软件优化策略,包括基于统计分析的浮点到定点转换策略和面向性能优化的片上存储器容量定制策略,在此基础上针对计算密集性应用提出了完整的优化方法。通过实现MPEG-4 AAC实时解码,表明该优化策略在性能和成本方面的有效性。这一策略与方法也适合其他DSP应用。     

一种异构双核系统芯片平台设计与实现

提出了一种基于CKCore RISC处理器和Spock DSP处理器的异构双核系统芯片平台(GEM-SoC).该平台通过提供可配的功能IP模块和灵活完善的软硬件架构,使得异构双核SoC设计更为准确高效.实验证明,GEM-SoC平台可以有效地加快Ogg解码应用的双核软件程序设计开发.原型芯片在37.68 MHz时钟频率时运行,即可实现实时Ogg音频解码播放,具有较好的功耗性能比.     

实时网络视频系统中客户端的实现

针对MPEG-4网络视频流在实时传输与播放中产生的数据滞后和抖动问题,提出了数据流双缓冲技术方法.该方法分别对视频流解码前与解码后的数据进行缓冲处理,可满足解码及播放的需要,保证数据传输流畅,使得视频数据在客户端实时播放.