高性能密码服务器的并行数据处理

随着大型电子商务和电子政务系统中客户数量的增多,主机端密码系统的性能成为提供安全服务的限制因素。提出了一种基于可编程密码模块的密码服务器体系结构。通过在模块中使用密码算法代理抽象密码芯片运算资源,管理机可以调度系统计算资源支持多模块内多密码芯片间的并行密码运算。在IBMService345和SJW系列PCI密码卡上,设计实现了基于算法代理间并行运算的高性能密码服务器。测试结果显示:用20个SSX04模幂运算芯片间并行签名(1024 bitRSA)速率达到1100次/s;用10个对称密码算法芯片并行加密(ECB模式),系统吞吐率达到312.6Mbps。     

Transputer并行处理系统在反坦克导弹实时仿真图像生成中的应用

本文概述了反坦克导弹实时仿真系统组成及采用Ｔｒａｓｎｓｐｕｔｅｒ ＩＭＳ Ｔ８００芯片构成并行处理机，在实时仿真图像生成中的应用。对图像系统的体系结构，软件特点和并行处理技术在图像生成中的具体实现作了简要介绍。     

机载雷达通用并行信号处理系统设计

针对机载雷达的高速大容量实时信号处理任务,为了提高系统的通用性,提出一种基于DSP芯片的机载雷达通用并行信号处理系统(AUPSPS)设计方案。该系统以DSP芯片为核心处理节点,采用各节点独立存储及数据流水方式实现多DSP的完全并行处理。系统具有通用性和可扩展性好,数据吞吐量大,并行处理效率高,系统结构简单清晰,硬件资源节省,设计开发简便等优点,不但可以灵活适应于机载雷达的各种数据处理算法,而且可应用于其它平台的雷达信号处理机中,实现雷达信号的高速实时并行处理。     

并行测试中死锁避免的设计与仿真

设计了一个双通道运算放大器芯片SD358D的并行测试仿真实例。实例中应用USB数据采集卡和HPVEE软件组成的虚拟仪器对两路放大器的三个指标进行并行测试。由于两个测试任务共享仪器资源,容易发生死锁。为了解决并行测试中的死锁问题,首先为并行测试建立Petri网模型,模型中的变迁发射序列与系统任务调度路径一一对应,利用遗传算法搜索模型中无死锁的序列,然后控制系统按照这些无死锁的路径调度测试任务,就可以有效避免死锁的发生。最后通过实验结果,验证了该方法的正确性。     

树状河网非恒定流的一则并行直接数值解法

描述了求解树状河网非恒定流问题的一则并行直接数值解法。该方法首先利用区域分解方法将河网划分成p个子块，然后利用串行双消除算法所隐含的自然并行性，以及树状河网支流交汇点水流连续方程组系数矩阵的特点，将计算任务分配到p个处理器进行多级直接数值求解。在曙光2000并行计算机上用消息传递方式实现了该算法并进行了性能测试，结果表明算法的数值稳定性好，并行效率可以达到90％以上。     

高速并行FIR滤波器的FPGA实现

提出了一种基于多相滤波器的并行有限脉冲响应(finite impulse response,FIR)滤波器结构,可以有效提高滤波器运算的吞吐率,与传统的串行滤波器结构比,并行滤波器运算速度可以提高L倍,其中L为并行的路数,并且运算延迟小.首先从理论上分析了基于多相滤波器的并行滤波原理,并以八路并行为例,对FIR滤波运算做了浮点仿真验证.然后用经典符号数表示以及优化定点滤波器系数,并针对滤波器系数设计了流水线结构.最后在Altera的Stratix II系列芯片上实现了定点并行滤波器.可编程逻辑阵列(field programmable gatearray,FPGA)编译以及下载测试结果表明,该滤波器仅占用少量的资源,其等效吞吐率可以达到2 GHz.     

后摩尔时代国产高性能并行应用软件生态建设综述

国产高性能计算(high performance computing,HPC)系统研制世界领先、芯片架构百花齐放,系统运营依托国家超算中心形成良好发展态势。国产高性能并行应用在若干关键技术点方面世界领先,应用支撑环境发展迅速,但工业软件和队伍建设挑战巨大。在后摩尔时代,需要立足人类文明进步来推动并行应用软件生态建设,工业软件要从产品角度全方面与国外商业软件进行对标;重点关注应用软件云、软硬件协同优化、面向领域的定制芯片架构和定制编译技术;在开源模式、知识产权保护和人才评价方面要与时俱进,从制度上促进应用软件生态的繁荣。     

双C50多模同步采集高速目标识别系统

研究了红外多模采集转换的系统模型 ,分析了功能状态。研究了基于并行DSP、数据并行通信芯片和可编程逻辑器件构架的可行性系统实现 ,论证了系统的实时并行处理能力。研究了数字锁相实施玫瑰线扫描同步采集方位转换和红外多帧配准图像模糊分割识别系统实现。实验表明 ,该系统具有 2 5 6× 2 5 6像素场景 ,2 5 6级灰度级实时监测和复杂背景下实时识别目标的能力。     

无合成并行绘制算法中的自适应屏幕分割策略

多GPU无合成绘制算法采用混合sort-first与sort-last的并行绘制模式,将绘制任务划分为多个子任务集合进行并行绘制并异步合成显示。原方法中对屏幕的分割方式过于平凡,未明确提出一种高效的屏幕分割策略,从无合成算法本身特性出发,提出一种自适应屏幕划分策略,该算法根据GPU数目及绘制分辨率参数,启发式计算屏幕初始划分方式,再采用统计性能反馈的方式动态选择最佳屏幕划分方式,较原有方法更易于实现子屏幕任务的负载平衡,实验表明,算法在带来很少额外计算开销的同时,能够有效平衡并行绘制任务负载,进一步发挥多GPU无合成并行绘制系统的绘制效率。     

时域有限差分并行算法中的吸收边界研究

针对并行FDTD中以二阶Mur、单轴各向异性介质完全匹配层(UPML)和卷积形式完全匹配层(CPML)为吸收边界的并行化处理方法进行论述.用金属球的远区散射计算,并与Mie级数解对比,验证了并行计算中三种吸收边界的吸收效果.最后给出UPML吸收边界FDTD计算内存估计公式,并以电大尺寸目标卫星模型为例对并行性能进行了测试.由于并行中通信时间影响并行加速比和效率,UPML和CPML吸收边界的相邻子域数据通信方式与FDTD选代式相同,而Mur吸收边界的相邻子域间数据通信方式与FDTD完全不同,它的并行性能要低于前两者.电大尺寸卫星目标模型的多机并行计算测试结果表明,UPML和CPML并行FDTD计算的并行加速比及其效率整体上高于Mur,其中CPML吸收条件下的效率达到90%以上.     

资源受限单机动态调度的并行GA算法研究

研究资源受限系统动态调度问题，针对时序约束问题提出一种并行遗传算法(PGA)。给出满足排序优先次序约束的一种基因编码方法；采用不破坏优先级可行性的交叉操作，并予以证明：建立一种并行处理机制，使搜索避免出现局优现象。在技术允许情况下，单机动态调度引入抢占式加工方式，会一定程度上提高系统的性能。通过仿真试验验证，并行OA算法可兼顾优化效果和计算效率，解决单机动态调度问题。     

并行离散事件仿真集成开发环境的设计与实现

大规模并行仿真往往包含大量的实体模型,如何对这些实体模型进行灵活重组、高效集成、初始化设置和任务分发是并行仿真应用需要解决的重要问题之一.针对目前并行仿真应用开发的实际需求,设计实现了一个可视化的并行仿真系统集成开发环境,该环境以树型结构可视化地显示数据库中可供选择的对象模型,支持用户以"拖拉"方式选择需集成的对象,支持仿真对象初始化参数和分发方式的可视化设置,并能根据用户设置自动生成程序运行框架、初始化参数文件及工程文件.     

并行分布仿真中负载平衡的调度算法研究

并行分布式仿真对复杂大规模动态系统的研究，以及探索其长远的应用空间提供了便利，近年来日益成为研究的热点。在并行分布式仿真中，资源的负载平衡对于维护长时间运行的分布仿真演练的高逼真性是十分必要的。首先分析了分布式仿真中存在的一些负载平衡问题，进而提出了两种负载平衡的方法，以及集中与分布两种实现方式；然后提出了一种具有启发式的征募算法，最后分析了负载监测及迁移策略的实现方法。     

一种超高速并行计算机——连接计算机的体系结构及应用

本文第一部分介绍在现有技术条件下使计算机性能实现飞跃的一种新型体系结构——连接计算机(CM)的系统结构。详细论述了这种称之为大规模并行的机器的发展过程、工作原理及其软件环境。第二部分介绍CM的改进型CM-2在结构及性能上的许多重要改进,包括增加浮点加速器和高速I/O系统、重新设计处理器芯片、改进通信网格等。第三部分论述这种并行计算机的广阔应用前景,具体讨论了在材料学、VLSI设计及计算机视觉等三个领域中的应用情况。     

基于DSP-FPGA的二次雷达信号处理机的实现

针对二次雷达信号处理 ,探讨了采用数字信号处理芯片 (DSP)和可编程逻辑电路 (FPGA)的全数字化处理方案。重点研究了共享存储器、消息传递机制、大量数据交换等多DSP并行处理的方法及过程。通过具体的测试表明 ,采用并行化的DSP处理方法 ,增强了系统的灵活性和可靠性 ,大大提高了系统的检测性能     

多相测试时钟低功耗BIST调度

内建自测试(BIST)是解决系统芯片(SoC)测试问题的首选可测性设计方法。为了缩短SoC中的BIST测试时间,应该使尽可能多的BIST模块并行测试。然而过度的并行会引起测试功耗过高,对SoC产生不利的影响。为了改善这个问题,提出了基于多相测试时钟以及在峰值功耗的限制下,通过遗传算法对各BIST模块进行时钟相位分配与时序安排的优化调度算法,使SoC在测试时间得到优化。通过对ISCAS标准电路组成的SoC进行算法仿真,实验结果表明这种方法可以有效地组织测试,提高测试效率。     

微波辐射探测仿真系统并行处理研究

对综合孔径微波辐射探测仿真系统进行了并行化研究.介绍了综合孔径微波辐射探测仿真系统各模块的实现方式,分析了各模块的计算复杂度,给出数据处理的瓶颈,并利用OpenMP技术对仿真系统进行并行化处理.实验结果显示,仿真速度提高3倍以上,并行效率达到70%以上,具有较高的加速性能.     

并行计算机仿真程序——PCS

本文介绍利用单计算机与C语言开发的在Unix操作系统控制下运行的IP—1并行计算机仿真程序PCS。该程序提供一个多处理机并行程序的仿真执行环境,并在执行过程中能观察某些变量的中间结果。其目的在于辅助并行程序的调试和并行算法的研究。 本文提出了IP—1并行计算机的仿真模型:将多处理机映射到多进程,多路存取存贮器映射到MAM数据数组,纵横开关映射到交换控制函数,并行性映射到并发性及并行运行方式映射到串行运行方式。     

基于多核流处理器的BLAST并行化算法研究

序列比对是生物信息学中最基本、最重要的操作,通过序列比对可以发现生物序列中的功能、结构和进化的信息。BLAST算法是序列比对中应用广泛的算法之一。基于多核流处理器GPU和CPU的异构乎台,提出了BLAST算法构造单词表和单词匹配扩展的并行化实现方法。实验证明构造单词表的计算性能获得3倍以上的加速比;单词匹配扩展采用的混合并行方式可以获得7倍左右的加速比,内部并行方式可取得3～4倍的加速比。     

并行高速公路客货运分线

随着并行高速公路的日益普遍，面对客货运需求的不同发展趋势，迫切需要根据需求结构配置通道内并行高速公路的功能，以更好地满足需求和供给的质量匹配。本文分析了并行高速公路客货运输分线运营的意义，从平均车速、通行能力、经济效益、交通事故率等方面对分线和混合运营进行比较，根据并行高速公路的需求约束建立功能配置模型，最后探讨分线运营的系统连通可靠度，提出客货运分线是运输专业化发展的必然趋势。