SiGe沟道SOI结构混合模式晶体管的设计与模拟

提出采用SiGe沟道SOI结构混合模式晶体管（SiGe SOI BMHMT）构成适合在低电压下工作的新型集成电路，该电路比CMOS电路具有更大的电流驱动能力和更好的性能，对不同导电类型的SiGe SOI BMHMT、SiGe SOI MOSFET、SOI BMHMT和SOI MOSFET器件进行了工艺模拟和器件模拟，结果表明，SiGe SOI BMHMAT由于应变SiGe层中空穴迁移率的提高，阈值电压降低。存在衬底栅极和横向双极晶体管，使得其驱动电流比其他结构器件的驱动电流明显提高。     

应变SiGe SOI p-MOSFET温度特性研究

SiGe SOI p-MOSFET在高频、高速、低功耗、抗辐射方面具有极大的优势。但二氧化硅埋层较低的热导率以及SiGe材料较低的热稳定性,使器件内部自加热效应的减弱或消除成为提高器件温度特性的关键因素。对应变SiGe SOI p-MOSFET温度特性机理进行研究,给出了三种缓解MOS—FET器件内部自加热效应的结构,并对其效果进行对比分析。结果表明：DSOI结构不适宜于低压全耗尽型SOI器件;Si3N4-DSOI结构对自加热的改善幅度较小;Si3N4埋层结构效果最好,尤其在低温领域改善更为明显。     

SiGe/Si异质pn结的反向C-V特性研究

对SiGe/Si异质pn结的反向C-V特性从理论和实验上进行了研究,建立了SiGe/Si异质pn结的反向C-V特性灰色系统GM(1,1)模型,模型与实验数据符合良好,精确度较高.     

SiGe／Si异质pn结的反向C—V特性研究

对SiGe／Si异质pn结的反向C—V特性从理论和实验上进行了研究．建立了SiGe／Si异质pn结的反向C—V特性灰色系统GM(1．1)模型．模型与实验数据符合良好．精确度较高．     

小尺寸应变SOI SiGe异质结双极晶体管

为了满足通信系统中对核心器件工作频率更高的要求,设计了一种新型的器件结构,有效提高了SiGe异质结双极型晶体管(hetero-junction bipolar transistor,HBT)的频率特性.基于传统的SOI SiGe HBT器件结构,通过减小发射区和集电区的窗口尺寸,并在集电区引入单轴应力,集电区、基区、发射区均实现应变,提高了纵向载流子的迁移率,从而提高器件的电学特性和频率特性,并利用SILVACO?TCAD软件对其电学参数和频率参数进行仿真分析.结果表明,当基区Ge组分为梯形分布时,电流增益最大值βmax为1062,厄尔利电压VA为186 V,厄尔利电压与电流增益的优值为1.975×105 V,截止频率fT最大值为419 GHz.集电区引入Si1-y Gey应力源的新型SOI SiGe HBT器件相比于集电区未引入应力源的器件结构,其截止频率fT提高了1.1倍,所设计的新型小尺寸器件具有更优良的频率特性.     

Ge组分对Si_(1-x)Ge_x HBT反向击穿特性影响的研究

构建了一个SiGe异质结双极NPN晶体管的物理模型.在分析异质结双极晶体管工作机理的基础上,利用ISE_TCAD软件模拟了Si1-xGex中的Ge组分对器件反向击穿特性的影响.结果表明:在其他参数相同的情况下,增加Ge组分虽可增加晶体管的电流增益,但可导致晶体管的耐压降低,BVcbo、BVceo、BVebo等击穿电压均随x组分的增加而减少.本研究对利用软件实现器件的虚拟制造、以及设计中如何进行合理的组分剪裁从而获取综合性能的优化有一定意义.     

神经元MOS的特性分析

在神经元MOS的基本结构和工作原理的基础上，使用器件的等效电路模型通过HSPICE仿真软件对器件进行模拟，给出了器件的转移特性曲线，得到了器件的“可变阚值”特性，并介绍了该器件在CDMA匹配滤波器及数字PWM发生器中的应用。结果表明，该器件可使电路结构大为简化，器件数目大大减少。最后通过对器件运算精度的分析，得出其运算精度主要受MOS晶体管寄生电容等因素的影响。     

交流薄膜电致发光显示器件的表面保护及其特性研究

对采用二源电子束蒸发方法制作的双重绝缘层结构的Zns：Mn交流薄膜电致发光（ACTFEL）显示器件，进行了两种不同的表面保护，发现不同的保护方法对器件的发光特性有不同的影响。通过计算机模拟，其结果与实验数据吻合得较好，有助于加深对器件发光特性的研究。     

金属栅功函数优化及其后栅工艺对32nm器件性能的模拟研究

本文基于Synopsys SWB仿真平台,研究了高k介质金属栅器件中栅功函数变化在N/PMOSFET器件的影响,模拟和分析了金属栅功函数在Lgate=32nm N/PMOSFET器件工作特性提高中的最佳优化方向及其机理。研究结果表明, 栅极功函数对N/PMOS器件工作电流Idsat的影响并非简单的单调变化,而是呈现类似钟型分布的特性,存在最佳工作点; 同时金属功函数的优化对于器件短沟道效应SCE和关断漏电流的抑制有着显著地影响;此外通过模拟金属栅替代多晶硅栅的应力模拟表明,在去除多晶硅栅到在沉积金属栅的过程中,会对器件沟道区产生明显的应力作用,从而极大提高器件的工作电流特性。因而,采用优化的金属栅代替多晶硅栅结合High-k材料可以有力推动CMOS器件继续沿着摩尔定律向更小器件尺寸的发展     

用于VLSI的MOSiC器件电特性模拟

在分析了金属一氧化物-SiC（MOSiC）器件物理模型的基础上，分析界面等物理效应时对器件的影响，建立了适于VLSI的MOSiC器件模型。利用当今流行的MATLAB软件，模拟了MOSiC器件的电特性。     

高浓度弛豫SiGe/SOI材料的制备研究

对SOl（绝缘体上的硅）衬底上外延生长的SiGe层进行了研究，并利用透射电镜、AES、Raman光谱、X-ray多晶衍射等技术对SiGe／SOI材料做了表征。结果表明：制备的材料中Ge／Si元素分布均匀，SiGe层是高度弛豫的，SiGe层中应变通过产生失配位错被释放出来。     

激光跟踪系统“鸟巢”坐标的球面标定法

深入分析了激光跟踪测量系统坐标系的特点,建立了采用高精度约束球面标定激光跟踪测量系统(LTS)的初始状态参量和结构误差参量的方法.通过数学仿真搜索出采用约束球面进行系统标定时的最佳约束球半径、最佳采样点个数等,并采用仿真方法评估系统噪声对标定结果的影响.使用三坐标测量机和QC20-W高精度伸缩球杆仪建立了球面约束标定的实验装置,对激光跟踪系统执行了球面约束标定实验.实验结果表明,采用高精度约束球面作为约束条件可以提高系统的未知参数标定精度和测量精度.     

Growth of Ge Layer on Relaxed Ge-Rich SiGe by Ultrahigh Vacuum Chemical Vapor Deposition

The paper describes the growth of a germanium (Ge) film on a thin relaxed Ge-rich SiGe buffer. The thin Ge-rich SiGe buffer layer was achieved through a combination of ultrahigh vacuum chemical vapor deposition (UHVCVD) SiGe epitaxial growth and SiGe oxidation. A lower Ge content strained SiGe layer was first grown on the Si (001) substrate and then the Ge mole fraction was increased by oxidation. After removal of the surface oxide, a higher Ge content SiGe layer was grown and oxidized again. The Ge mole fraction was increased to 0.8 in the 50 nm thick SiGe layer. Finally a 150 nm thick pure Ge film was grown on the SiGe buffer layer using the UHVCVD system. This technique produces a much thinner buffer than the conventional compositionally graded relaxed SiGe method with the same order of magnitude threading dis- location density.     

Fabrication of High Quality SiGe Virtual Substrates by Combining Misfit Strain and Point Defect Techniques

High quality strain-relaxed thin SiGe virtual substrates have been achieved by combining the misfit strain technique and the point defect technique.The point defects were first injected into the coherently strained SiGe layer through the "inserted Si layer" by argon ion implantation.After thermal annealing,an intermediate SiGe layer was grown with a strained Si cap layer.The inserted Si layer in the SiGe film serves as the source of the misfit strain and prevents the threading dislocations from propagating into the next epitaxial layer.A strained-Si/SiGe/inserted-Si/SiGe heterostructure was achieved with a threading dislocation density of 1×104cm-2 and a root mean square surface roughness of 0.87 nm.This combined method can effectively fabricate device-quality SiGe virtual substrates with a low threading dislocation density and a smooth surface.     

非晶/微晶相变区硅基薄膜太阳能电池研究进展

综述了非晶/微晶相变区硅基薄膜的微观结构、光电特性及其在太阳能电池中的应用进展.稳定优质的宽带隙初始晶硅薄膜处于非晶/微晶相变区的非晶硅一侧,其相比于非晶硅具有更高的中程有序性和更低的光致衰退特性.低缺陷密度的窄带隙纳米晶硅薄膜处于非晶/微晶相变区的微晶硅一侧,有效钝化的纳米硅晶粒具有较高的载流子迁移率和较好的长波响应特性.基于上述相变区硅薄膜材料的叠层电池已经达到13.6%的稳定转换效率.掺锗制备的硅锗薄膜可进一步降低薄膜的带隙宽度,引入相变区硅锗合金薄膜后,三结叠层电池初始效率已经达到16.3%,四结叠层太阳能电池理论效率可以超过20%.     

激光辅助制备多孔硅锗的形貌和PL光谱研究

用改进的双槽法和激光辅助照射制备多孔硅锗,用电子扫描探针观察其形貌.同时测样品的PL光谱,峰位在725nm左右,且不随制备条件的变化而变化.强度比一般多孔硅的强度强10倍左右.提出了量子受限和界面态效应综合模型来解释其发光.     

离子液体中硅锗膜共沉积过程的反应特性

采用电沉积法,在[EMIm]Tf2N离子液体中选取恒电位制备SiGe膜.为考察SiGe在工作电极表面的反应特性,在[EMIm]Tf2N离子液体中测试不同扫描速率下的循环伏安(CV)曲线,并利用扫描电镜和能谱分析研究SiGe膜的表面形貌和组分.结果表明,[EMIm]Tf2N离子液体中SiGe的共沉积是受扩散控制的非可逆电极过程;在该离子液体中,SiGe共沉积的平均阴极传递系数α=0.175,扩散系数D0=6.64×10-7 m/s.     

HV/CVD Grown Relaxed SiGe Buffer Layers for SiGe HMOSFETs

High-vacuum/chemical-vapor deposition (HV/CVD) system was used to grow relaxed SiGe buffer layers on Si substrates. Several methods were then used to analyze the quality of the SiGe films. X-ray diffraction and Raman spectroscopy showed that the upper layer was almost fully relaxed. Second ion mass spectroscopy showed that the Ge compositions were step-graded. Transmission electron microscopy showed that the misfit dislocations were restrained to the graded SiGe layers. Tests of the electrical properties of tensile-strained Si on relaxed SiGe buffer layers showed that their transconductances were higher than that of Si devices. These results verify the high quality of the relaxed SiGe buffer layer. The calculated critical layer thicknesses of the graded Si1-xGex layer on Si substrate and a Si layer on the relaxed SiGe buffer layer agree well with experimental results.