片上电感的研究

片上电感是射频集成电路中必不可少的元件。通过讨论了影响电感品质因数恶化的因素,如趋肤效应、邻 近效应和涡流损耗等］对片上电感的单∏和双∏集总参数模型进行了分析比较,分析了多种优化方案,并提出了 提高片上电感Q 值的研究方向。     

一种CMOS集成MEMS片上螺旋电感设计与仿真

 设计了一种与CMOS工艺兼容的MEMS片上螺旋电感。电感为矩形平面螺旋线圈结构,并采用电导率较高的铜代替铝制作线圈。利用MEMS技术设计了厚金属线圈,同时在CMOS级低阻硅衬底中刻蚀空腔,减小了线圈的串联电阻和衬底损耗,提高了电感的Q值。设计了与CMOS工艺相兼容的低温MEMS工艺和基于该工艺的1nH电感模型。使用HFSS软件对该电感模型进行仿真,结果表明,该电感在仿真频率为6.6GHz和10GHz时Q值分别达到了22.37和20.74,且自谐振频率大于20GHz,较传统的CMOS片上集成电感有明显改善;同时随着电感线圈厚度的增加,电感的Q值增加,而电感值(L值)则减小,且在仿真频段内电感值的变化小于5.5%。     

硅集成电路多层结构螺旋电感的建模和分析

使用电磁场方法对硅衬底上的多层结构螺旋电感进行了建模和分析，与典型的单层螺旋电感比较的结果表明，多层螺旋并联可以提高电感的等效厚度从而减小电阻损耗；多层螺旋串联则可以在相同面积下提高电感值，但由于导体间耦合电容的增大，最大品质因素（Q值）出现在较低频率，自谐振频率也降低。     

集成电路设计产业产品创新趋势研究——国际片上系统（SOC）IP核发展现状及对策分析

基于国际集成电路设计产业的分析，系统阐述了国际SOCIP核的发展状况，指出SOC设计将是集成电路设计企业技术创新的发展方向。提出了一些国际SOCIP核发展的对策，包括口核标准化、SOC技术平台开发及加强与Foundry的合作。     

片上系统(SOC)--个人电子产品的航标

无论从研发还是从商用的角度看，将众多的集成电路芯片和元件优化集合在一个单一的芯片系统中都是一个异常诱人的“成果”。片上系统（SOC）的出现则为我们带来了这种品尝果实的可能性，同时它更将对个人电子产品的变革起到一个里程碑式的作用![编者按]     

基于SystemC的片上系统设计

本文首先提出了一种基于SystemC的片上系统设计方法,它能够很好地实现软硬件的协同设计,接着提出了一种改进的基于UML建模的片上系统设计方法,此设计方法通过UML对顶层系统建模,用SystemC描述硬件部分,提高了芯片研发团队的协调工作能力,进一步加快了SoC产品的开发速度.     

基于片上网络资源节点的通信协议研究

为了克服总线架构的SoC设计方法不能有效解决片内多处理器系统的通信问题,应用NoC(片上网络)将计算机网络技术移植到芯片设计中,提出了一种适宜于片上网络资源节点通信的单向总线架构。借鉴以太网数据帧格式定义了数据传输协议,利用软核处理器MicroBlazer作为主资源节点,Flash控制器和RS232串口控制器作为从资源节点,在Xilinx FPGA开发板上验证了单向总线架构的可行性。该总线易于扩展资源节点,可实现主资源节点对两个及两个以上从资源节点的同时访问。实验证明,本设计单向总线结构简单,资源节点易于扩展,提高数据传输速率,增强系统性能。     

三维众核片上处理器存储架构研究

三维众核片上处理器的研究近年来逐渐引起了学术界的广泛关注.三维集成电路技术可以支持将不同工艺的存储器层集成到一颗芯片上,三维众核片上处理器可以集成更大的片上缓存以及主存储器.研究三维众核片上处理器存储架构,探索了集成SRAM L2cache层,DRAM主存储器层等,对三维众核片上处理器性能的影响.从仿真结果可知,相比集成1层L2cache,集成2层L2cache的三维众核片上处理器性能最大提高了55%,平均提高34%.将DRAM主存储器集成到片上最大可以提高三维众核片上处理器80%的系统性能,平均改善34.2%.     

带有片上天线的非接触式IC卡设计

介绍了一种基于ISO／IEC14443协议的带有片上天线的近耦合非接触式IC卡的芯片设计,它将天线集成到芯片中并用状态机代替MCU作为芯片的控制器,采用0．35pm工艺模型,用HSPICE对天线、模拟电路进行了仿真,采用Verilog语言和Synopsys综合工具对数字电路进行了VLSI设计,芯片仿真结果表明功能及各项性能达到了原定指标。     

一种面向三维微处理器的新型片上网络拓扑

利用三维集成电路中硅通孔具有延迟短、功耗低的特性,针对10层以上硅片堆叠的三维片上网络,设计了一种新的拓扑结构3DE Mesh,并通过实验数据的分析,验证了3DE Mesh的性能和可扩展性.结果表明,3DE Mesh的性能和可扩展性均满足10层以上硅片堆叠的三维集成电路的要求.     

基于阻抗变换器的几种仿真电感的性能研究

讨论了用不同有源器件实现的几种阻抗变换器以及相应的仿真电感的实现电路,用Pspice软件对常见的接地仿真电感的性能进行了分析和比较.结果表明,仿真电感只有在一定的频率范围内才接近于理想电感,该频率范围的大小受到有源器件带宽的影响.     

铁磁性导电薄板中磁损耗的理论计算

铁磁性导电薄板是实际中应用的铁磁性器件中最常见、最基本的物理模型.本文给出了在交变磁场的作用下的各向同性的铁磁性导电薄板中涡流效应产生的磁损耗的理论计算公式.结果表明减小铁磁性导电薄板的电导率和薄板厚度,是减小铁磁性导电薄板中由涡流效应引起的磁损耗功率的有效方法.     

电缆铝护套厚度在线测量的研究

根据电涡流原理对电涡流传感器高频反射与低频渗透试验方法进行了研究，提出对电缆外壁的形状和厚度进行测量，直接从ＰＣ机的显示器上给出管壁的形状和管壁的厚度。试验证明此法可行。在此基础上，利用８０９８单片机实现智能化，并与上位机实时通讯，做到实时显示跟踪。     

高性能汉语数码语音识别芯片系统

在嵌入平台上实现高性能的汉语数码语音识别(MDSR),对于电话通讯、工业控制等都具有极高的实用价值。该文描述了一个在16bit定点DSP芯片上实现的高性能汉语数码语音识别系统。识别模型采用连续隐Markov模型(CHMM),识别特征采用Mel频标倒谱系数(MFCC)。在模型的训练中引入MCE区分性训练进一步提高了系统的识别性能。识别过程采用单级识别框架,降低了芯片上系统部分的复杂性,同时保证了很高的识别性能与稳健性。实验证明该系统对11汉语数码发音可以达到98.3%的识别正确率,在58.5MIPS的16bit定点DSP上进行一次识别只需要35ms。     

面向传输延时的片上网络缓冲区分配算法

针对优化片上网络数据包传输延时的问题,提出了一种在缓冲资源限制条件下的缓冲区分配算法.该算法在建立二维网格结构的片上网络通信模型的基础上,依据各节点之间的通信流量,估算出节点中各输入通道的负载大小,再根据其负载情况采用模拟退火算法实现缓冲区资源的分配.实验结果表明,该算法可以更加合理地分配缓冲区资源,有效降低数据的传输...     

基于LTCC技术的新型电感模型设计

目的 设计新型的LTCC螺旋电感的等效电路模型.方法 考虑到LTCC多层结构之间的相互影响,在基本等效电路的基础上,增加了对地的耦合电容和电感,以及螺旋结构之间耦合电容、电感.结果 通过三维电磁仿真和高频电路仿真表明电路模型和三维LTCC螺旋电感在0～10 GHz范围内有非常好的吻合度.结论 新型电路模型在较宽的频率范围内能够代替三维LTCC电感,在射频电路设计方面有很强的实用性.     

用平面电磁场模拟有衬底损耗CMOS上的螺旋电感

讨论CMOS工艺上设计螺旋电感的一些问题.用以平面电磁场理论为基础的Moments方法来模拟螺旋电感,用测量得到的S-参数来验证模拟结果.     

基于IAI机械臂的高频电磁涡流检测系统集成研究

主要介绍一种基于复合材料结构的高频电磁涡流检测系统集成方法,将实验室自行研制的高频电磁涡流检测电路和日本IAI公司推出的三轴机械臂运动平台通过LabVIEW(Laborary Virtual Instrument Engineering Workbench)开发的上位机软件,有效地集成在一起。上位机与硬件平台通过串口进行数据、命令通信,控制实现了运动平台的精确运动,线圈激励信号的产生,感应线圈的信号采集以及采集数据的实时成像等功能。经实验验证,该系统运行稳定,性能良好。另外,重点研究了IAI公司X-SEL控制器与上位机的通信协议,为今后此类设备的改装、升级提供了相关指导。     

Giant magneto-impedance and low-frequency magneto-resistance effect in NiFeB coated composite wires

Composite wires of 100 μm insulated CuBewire plated with a layer of NiFeB were produced by elec-troless-deposition, and their magnetic properties were stud-led. The results showed that a good magneto-impedance (MI)effect can be obtained at relatively low frequency. The largestMI ratio (△Z/Z)max obtained is 250% at 500 kHz. Mag-neto-resistance effect was also observed at low frequency,with the (△R/R)max observed to be -8.5% at 540 Hz and 38.7% at 10 kHz. Results are discussed, and the equivalent resistance and inductance as the result of the NiFeB layer are taken into account.