一种用于模拟高速VLSI中互连线瞬态响应的高效数值方法

利用线性多步积分法分析了高速VLSI中互连线的瞬态响应问题，与传统的差分方法相比，本算法具有高效、高精度、占计算机内存少等优点；另外，由于本算法是直接的数值算法，所以在处理互连线问题时，不受条件限制，可以适用于任何类型的互连线响应分析。     

高速集成电路系统互连线网时域响应的双极点近似分析

给出了高速集成电路系统在考虑互连线效应时的一种电路分析方法。将超越函数形式的互连传输线段的ＡＢＣＤ参量以幂线数形式发展开，再表达成为有理函数形式的Ｙ参数，在二阶截断后可转换为时域的２个指数函数，然后运用递归方法使数值计算简化，从而明显提高电路模拟过程的计算效率。     

利用谐函数微分积逼近求解高速VLSI中互连线的瞬态响应

利用谐函数微分积逼近法求解高速大规模集成电路互连线的瞬态响应。ＨＤＱ方法是一种直接的数值方法，与差分和有限元法相比，它的计算量可以大大降低，且具有较高 的精度，适用于频率较高的情况。     

多芯片组件（MCM）中互连线系统的矩量法分析

在准静态场的基础上，采用矩量法对多芯片组件中互连线结构进行了分析。为提高结果的准确性，在分析中考虑了信号线的厚度，并提取了互连传输线的等效电路分布参数，计算结果表明该方法是中行的。     

一种L型通道布线算法

近年来,通道布线问题引起了人们广泛的重视。但至今研究L型通道布线的文章很少。本文提出了一种以减少信号网冲突数为主要目标的L型通道布线算法。该算法从一种总体的考虑出发,把L型通道分解为两个相关的四边通道进行布线,提高了布线成功率。     

用修正AWE法分析高速集成电路中互连线时域响应

当用波形渐进估值（ＡＷＥ）法分析传输电导为很小或近似为零的情况时,导数不存在或难于收敛,基于多芯片组件（ＭＣＭ）和印刷电路板（ＰＣＢ）中介质相对损耗很小,即互连线电导很小或近似为零,通过修正ＡＷＥ法,用于模拟电导Ｇ很小或近似为零的有耗传输线,这种方法是基于对传播常数函数有理近似,从而得到更简单形式的频域传输线电报方程,然后在频域通过模式匹配,Ｐａｄｅ有理逼近,得到传递函数响应,最后结合递归卷积运算     

基于BIST矩阵扫描的一种VLSI故障诊断策略

针对规模大而复杂的VLSI(Very Large Scale Integrated-Circuit)提出了一种新的基于BIST(Built-In Self-Test)的故障诊断策略，它通过对触发器阵列扫描，可同时找出有故障的CUT(Circuit Under Test)和测试码以及与之相应的响应，从而能应用传统的非BIST设计故障诊断方法来定位故障门。它克服了传统基于BIST故障诊断方法中数据量大，或者由于使用经过压缩处理的数据而带来的不确定性等缺点。电路结构简单可行，提供的相应算法也易于实现。     

DOS环境下VLSI芯片的功能仿真系统

本文介绍一个在ＤＯＳ环境下实现的ＶＬＳＩ芯片的功能仿真系统。它可以用于专用集成电路的设计，也可以作为仿真系统的一个组成部分，还可以作为计算机系统辅助教学软件。     

一种考虑拥挤度的布线模型及其算法

为提高超大规模集成电路(VLSI)布线的布通率,加快布线速度,提出一种总体布线和详细布线交替进行的多级布线算法.在每一级布线中对局部线网进行总体和详细布线,增加总体布线和详细布线间的交互性,利用代价函数,使用多种策略来优化布线结果,得到更为准确的布线资源估计,最终减少拥挤度,提高布通率.采用标准的测试例子集对所提方法进行测试,实验结果在一定程度上说明了算法的有效性.     

分像素插值算法的VLSI实现

针对H.264/AVC标准中分像素插值运算复杂度高和存储访问量大的问题, 提出新的分像素插值算法。该算法采用易于硬件实现的4阶滤波器取代6阶滤波器进行分像素插值; 基于算法给出了一种1/4像素精度的8×8 块插补流水线结构。经性能分析和滤波器结构比较表明, 该结构在一个时钟内可以完成32个1/2像素位置的插值运算, 可应用于所有大小块, 且有面积小, 速度快的特点。实验结果表明, 与H.264标准相比, 该算法可以降低15%的空间复杂度, 提高了峰值信噪比, 降低了比特率, 提高了编码性能。     

随频率变化二维集成电路互连电感电阻的快速计算

为了快速计算全频率范围内随频率变化的互连导体电感、电阻矩阵 ,提出一种二维电路模型法和边界元法结合的算法。该算法利用电路模型法得到低频下若干频率的电感、电阻值 ;利用边界元方法求解 L aplace方程计算出电容矩阵 ,求逆得到电流完全分布在导体表面时的高频电感矩阵 ;利用电阻矩阵与电感矩阵在高频情况下成立的 Wheeler公式 ,得到高频段的电阻矩阵。对上述低频和高频段的电感、电阻值 ,利用三次样条函数插值 ,得到整个频率范围的变化曲线。计算结果与已有文献的结果进行比较 ,表明该算法是准确的 ;该算法避免求解涡流边界耦合积分方程 ,与已有方法相比大大减少了计算量。该算法可应用于绝大多数大规模集成电路寄生参数提取计算     

改进的离散小波变换流水线VLSI结构

为了解决离散小波变换的流水线超大规模集成电路(VLSI)结构硬件开销大的问题,在翻转结构的基础上,提出了一种改进的流水线VLSI结构.该结构采用合并提升步骤和流水线设计的方法,有效调整了原始数据的运算路径;其二维离散小波变换的结构由列滤波模块、2×2转置模块、行滤波模块和缩放模块4部分组成;行和列滤波器同时进行滤波,2×2转置模块实现了用几个寄存器代替大量的中间转置存储空间,并引入4选1的多路选择器到缩放模块中.实验结果表明,在关键路径的约束条件下,这种结构有效减小了硬件开销,降低了功耗.     

Fast VLSI Implementation of Modular Inversion in Galois Field GF（p）

Modular inversion is one of the key arithmetic operations in public key cryptosystems, so low-cost,high-speed hardware implementation is absolutely necessary. This paper presents an algorithm for prime fields for hardware implementation. The algorithm involves only ordinary addition/subtraction and does not need any modular operations, multiplications or divisions. All of the arithmetic operations in the algorithm can be accomplished by only one adder, so it is very suitable for fast very large scale integration (VLSI) implementation. The VLSI implementation of the algorithm is also given with good performance and low silicon penalty.     

高效椭圆曲线签名算法核心运算VLSI设计

针对椭圆曲线签名算法要使用的乘法器和除法器提出了一种新的结构，并在此基础上进行了系统设计。该设计进行了ASIC综合和仿真，其仿真结果和理论分析相符合，与其他设计相比，在时间复杂度上有所提高。     

快速二维小波变换VLSI结构

提出了一种快速有效的二维小波变换超大规模集成电路(VLSI).该结构是一种4输入/4输出直接型结构,行列滤波同时运行,包含4个行滤波单元和1个列滤波单元,行滤波单元通过使用折叠结构减少硬件资源,列滤波单元在每个时钟周期,可同时处理4路行滤波的结果.整个结构无需额外的缓存,数据处理无需停顿.将之与其他类似结构进行了比较,结果表明本结构系统响应快、输出速率高,适应于高速运算等应用场合.     

二维时域有限差分法提取高温超导互连线频变等效电路参数

采用二维时域有限差分（ＦＤＴＤ）法分析用于超大规模集成电路（ＶＬＳＩ）封装互连的高温超导互连线的传输特性,并提取其频变等效电路参数．结合描述超导特性的Ｌｏｎｄｏｎ 第一方程与Ｍａｘｗｅｌｌ方程进行二维ＦＤＴＤ分析,建立稳定的差分格式．在时域模拟过程中,非均匀渐变网格划分法的运用和时间序列预测模型的提出,大大节约了计算机内存和计算时间．计算结果和三维ＦＤＴＤ法分析结果比较,一致性较好,且提高了分析效率．     

非均匀耦合传输线瞬态响应灵敏度分析

在非均匀耦合传输线瞬态响应灵敏度分析中,提出了一种基于精细积分法的分析方法.这是一种半解析的时域分析方法,该方法将非均匀耦合传输线时域电报方程在空间差分离散,建立起传输线瞬态响应及传输线瞬态响应灵敏度对时间的一阶微分方程,通过分步积分,从而将求解传输线瞬态响应灵敏度问题转换成了求解传输线瞬态响应问题,极大地简化了问题的分析.该方法具有算法稳定、简单、精确及通用性强等特点,能够分析任意类型的传输线及负载.算例结果表明了文中方法的正确性和有效性.     

VLSI design of 3D display processing chip for binocular stereo displays

In order to develop the core chip supporting binocular stereo displays for head mounted display(HMD)and glasses-TV,a very large scale integrated(VLSI)design scheme is proposed by using a pipeline architecture for 3D display processing chip(HMD100).Some key techniques including stereo display processing and high precision video scaling based bicubic interpolation,and their hardware implementations which improve the image quality are presented.The proposed HMD100 chip is verified by the field-programmable gate array(FPGA).As one of innovative and high integration SoC chips,HMD100 is designed by a digital and analog mixed circuit.It can support binocular stereo display,has better scaling effect and integration.Hence it is applicable in virtual reality(VR),3D games and other microdisplay domains.