有限状态机的VHDL设计

介绍了用VHDL的有限状态机设计方法,该设计不需要进行复杂的状态化简、状态分配、状态编码,输出和激励函数,也不需要画原理图,通过EDA工具就可以完成所有的工作,同时以一个波形发生器的实例设计,说明了设计的特点和优越性,通过仿真波形验证了设计的正确性,实现了基于VHDL的有限状态机现代数字系统设计。     

基于有限状态机的Morse码识别算法的VHDL实现

基于Morse码的基本原理,提出了一种基于有限状态机的Morse码自动识别算法.将电键拍发过程划分为6种状态,利用VHDL硬件描述语言的强大逻辑描述能力,给出了在MAX PlusⅡ开发软件环境下,设计识别Morse码的具体方法和仿真分析结果.算法能根据报务员发报时的码速确定Morse码的判别门限,大大提高了码字识别的准确率.     

有限状态机的设计与优化

在数字系统中,状态机的设计对系统的可靠性、稳定性具有决定性的作用,因此,基于超高速集成电路硬件的有限状态机的设计和优化是完成数字系统设计的重要环节.状态机通常分为米勒型和摩尔型,给出状态机的超高速集成电路硬件描述,讨论状态机的速度优化,并提出一种容错设计方法.     

Moore型和Mealy型有限状态机的VHDL设计

从输出时序上看,Moore型状态机属于异步输出状态机,Mealy型状态机属于同步输出状态机。Moore型有限状态机的输出仅为当前状态的函数,这类状态机在输入发生变化后再等待时钟的到来,时钟使状态发生变化时才导致输出的变化;Mealy型有限状态机的输出是当前状态和所有输入信号的函数,它的输出在输入变化后立即发生。从状态机的工作时序图上当然很容易区分出是哪一种状态机,但是对于初学者并不能很容易从VHDL代码上判断,本文的目的就是从VHDL代码和工作时序对这两类状态机进行区分。只有清楚了这两类状态机在VHDL代码上的特点才能够设计出相应的状态机。     

基于有限状态机的呼叫中心平台设计

文章介绍了一种面向社区服务的呼叫中心平台,其核心模块是基于有限状态机设计而成,加入动作码的设计,具有流程控制简明清晰、运行平台稳定可靠的特点。在此基础上,给出了有限状态机的定义以及其在呼叫中心平台中的具体实现,设计一个VoiceXML解析器,并对队列管理器的工作原理以及VoiceXML的相关技术进行了分析介绍。     

基于MAX plusII的数字钟的设计与实现

介绍了一种基于EDA工具——MAX plus II的多功能数字时钟的设计。在设计了数字时钟的每一个单元电路:分频、计时、显示及整点报时电路之后下载到硬件实现。其设计巧妙结合文本、原理图两种输入方法,思路简洁、新颖,经验证系统功能可靠。     

基于VHDL的数字时钟设计

VHDL是一种标准的硬件描述语言,该语言可以描述硬件电路的功能、信号连接关系及定时关系,是当今电子设计自动化(EDA)的核心技术。本文通过简易电子表的设计实例,详细介绍了利用VHDL设计电路的流程和方法。     

基于分层式有限状态机和Petri网的航天器仿真器控制系统设计

本文针对一种航天器地面仿真器控制系统采用的主程序和硬件定时中断服务程序结合实现实时性的机制.利用分层式有限状态机理论对主程序和中断程序各自内部的任务状态转换关系进行分析.利用Petri网理论对主程序和中断程序的并发性任务和资源共享状况进行分析.结合两种理论各自擅长的建模分析技术,高效、清晰、完整的表示出了控制流程,为软件工程化设计中详细设计和代码实现提供了准确的模型.系统的实际应用结果证明了上述方法的有效性.     

基于VHDL语言的全功能计数控制装置的设计

利用VHDL语言在PLD器件上设计全功能计数控制装置，使其实现计量、显示长度并根据预置数输出控制信号的功能。设计体现了VHDL语言的规范、高效，编程灵活、容易升级的特点。系统程序采用Ahera公司的MAX plusⅡ软件设计，下载至FLEX10K系列芯片。     

基于VHDL的数字电压表设计及实现

通过对FPGA芯片进行VHDL语言编程,并在EDA实验箱上下载、调试,实现了数字电压表的功能。具体方案是利用状态机的方法对ADC0809进行采样控制,并将采样后的信号转换为BCD码,经译码后再通过三位数码管进行显示。该设计突出了VHDL语言良好的电路描述和建模能力,从而大大简化了硬件设计任务,提高了设计效率。由于VHDL语言的灵活性和可扩展性以及EDA实验箱的反复利用性,减小了实验成本。     

基于有限状态机理论的多节机器人运动步态分析

基于蚯蚓生物体运动原理研制了一种新型多节蠕动微小型机器人．机器人由5节铰链式结构组成，其外形直径约6．8mm，长度约110mm．介绍了该类机器人的机体构造和运动原理．在详细阐述有限状态机理论方法的基础上．建立了机器人的运动步态分析数学模型．并进行了单个行进波模式和任意行进波模式下改变机器人运动方向的机器人运动步态仿真分析．结果表明，该方法可用于分析该类机器人运动步态的可行性和所建立模型的正确性．从而为研究该类多节机器人系统的运动步态问题提供了理论依据．     

基于VHDL的多功能数字闹钟设计

针对多功能数字闹钟的设计提出了三种可行性设计方案,并对这些方案的优缺点进行了比较论证,在充分考虑各种方案优缺点的前提下,选择利用FPGA芯片来设计多功能数字闹钟.本设计选用可编程器件FPGA采用硬件描述语言VHDL按照自顶向下的设计方法设计了数字闹钟的各个模块,并对各个功能模块进行了软件仿真.     

Fuzzy有限状态机之半群

利用代数手段讨论Fuzzy有限状态机的同余问题,由Fuzzy变换半群的关系,得到了Fuzzy有限状态机中的两种同余关系和相关结果。     

基于VHDL的数字密码锁的设计与实现

数字密码锁主要完成上锁、密码输入、密码核对、开启电锁、密码修改等功能.数字密码锁的设计电路主要包括11个模块,各模块由相应的VHDL程序具体实现并分别进行了MAX＋PLUSⅡ时序仿真.最后,在MAX＋PLUSⅡ环境下进行了整体电路的模拟仿真,结果表明,整个设计满足要求.     

交通灯控制器的VHDL程序设计

结合交通灯控制器的设计过程，介绍了硬件描述语言VHDL的结构模型和设计方法，说明了VHDL设计的优点及在数字系统设计中的重要地位和作用。     

异步电路的低功耗状态机AFSM的设计与实现

基于CMOS低功耗门控技术,设计了一种应用于ASIC中的异步状态机(AFSM).关键是将原始的同步状态机分解为若干个能够相互通信的子状态机,提高子状态机的自循环率,进而通过异步控制子状态机,达到降低功耗的目的.将该思想应用于VLSI设计实例,证明了采用这种异步状态机设计能够有效节省片上系统(SoC)的功耗最高达25%以上,并且不会过多地增加芯片面积.